PIM-gem5 : a system simulator for Processing-in-Memory design space exploration

Abstract

Processing-in-Memory (PIM) has been recently revisited to address the issues of memory and power wall, mainly due to the maturity of 3D-stacking manufacturing technology and the increasing demand for bandwidth and parallel access in emerging data-centric applications. Recent studies have shown a wide variety of processing mechanisms to be placed in the logic layer of 3D-stacked memories, not to mention the already available 3D-stacked DRAMs, such as Micron’s Hybrid Memory Cube (HMC). Most of the studies in PIM architectures use the HMC as target memory, since its logic layer is suitable for placing processing logic in the memory device. Nevertheless, the lack of tools for rapid prototyping can be a limiting factor to explore new architectures, mainly when computer architectures aim to simulate system integration. In this document, we present a PIM support for the broadly adopted gem5 simulator and a methodology for prototyping PIM accelerators. Using the proposed simulator, computer architects can model a full environment and address open problems in the PIM research field. Also, we present two case studies of a fixed-function and a programmable logic PIM placed alongside each vault controller, and we highlight the generic points of our implementation which can be used to the exploit efficiency of new PIM accelerators.

O conceito de Processamento em Memória (PIM) está sendo revisitado recentemente para tratar de problemas relacionados ao gargalo de memória e energia dos sistemas computacionais atuais. A retomada à pesquisa em PIM deve-se principalmente à maturidade da tecnologia de fabricação de circuitos 3D e à crescente demanda por banda de memória e acesso paralelo em novas aplicações que são centradas em dados. Para conciliar aceleração e eficiência energética em aplicações emergentes, estudos recentes investigaram diferentes projetos de circuitos digitais de processamento para a camada lógica de memórias 3D, sem mencionar as memórias em produção como o Hybrid Memory Cube (HMC) da Micron, que integram camadas de circuitos lógicos e DRAM por vias de alta velocidade. A maioria dos estudos em arquiteturas PIM usa o HMC como memória alvo, já que sua camada lógica é adequada para inserir lógica de processamento no dispositivo de memória. No entanto, a falta de ferramentas para prototipagem rápida pode ser um fator limitante para explorar novas arquiteturas, principalmente quando estas arquiteturas necessitam simular a integração de sistemas para avaliar e testar alguma solução em nível de sistema. Neste documento é apresentado um suporte para o simulador gem5 que permite a simulação de novos projetos e uma metodologia para prototipagem de aceleradores PIM. Usando o simulador proposto é possível modelar um ambiente completo e abordar problemas em aberto no campo de pesquisa de PIM. Além disso, dois estudos de caso de arquiteturas PIM são apresentados: um projeto do tipo função fixa e outro de lógica programável, e destacam-se os pontos genéricos da implementação do simulador que podem ser utilizados para a exploração de eficiência de novos aceleradores PIM.