Navegação Microeletrônica por Assunto "Microelectronics"
Resultados 1-20 de 20
-
Arquiteturas de conversores de tensão para circuitos com múltiplas tensões de alimentação ajustadas de forma dinâmica
(2016) [Dissertação]Algumas técnicas foram criadas com o objetivo de reduzir o consumo de potência, dentre elas o uso de Mútiplas Tensões de Alimentação ajustadas de Forma Dinâmica(Multiple Dynamic Supply Voltage - MDSV). Essa técnica visa ... -
Cell selection to minimize power in high-performance industrial microprocessor designs
(2016) [Tese]This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium ... -
CMOS digital integrated circuit design faced to NBTI and other nanometric effects
(2010) [Dissertação]Esta dissertação explora os desafios agravados pela miniaturização da tecnologia na fabricação e projeto de circuitos integrados digitais. Os efeitos físicos do regime nanométrico reduzem o rendimento da produção e encurtam ... -
Desenvolvimento de um sistema em chip de processamento online para manutenção inteligente
(2018) [Tese]Estratégias de monitoramento, baseadas na análise da condição de equipamentos utilizando ferramentas de processamento digital de sinais, inteligência artificial e tolerância a falhas, tornam-se cada vez mais necessárias ... -
Early soft error reliability assessment of convolutional neural networks executing on resource-constrained IoT edge devices
(2022) [Tese]Machine learning (ML) algorithms have provided straightforward solutions to a wide range of applications. The high computational demand of such algorithms limits their adoption in resource-constrained devices, which typically ... -
Experimentos em síntese de alto nível orientada à minimização de área e potência
(2019) [Dissertação]O desenvolvimento de CIs complexos representa alto custo de engenharia devido à quantidade de horas consumidas em projeto. O projeto e a fabricação de “Application Specific Integrated Circuits” (ASIC) foi impulsionada pelo ... -
Frame-level redundancy scrubbing technique for SRAM-based FPGAs
(2015) [Tese]Reliability is an important design constraint for critical applications at ground-level and aerospace. SRAM-based FPGAs are attractive for critical applications due to their high performance and flexibility. However, they ... -
Método para legalização de circuitos com células de altura múltipla
(2022) [Dissertação]Desde a década de 1970, novas tecnologias de semicondutores impactam nossa sociedade. Desde então, o número de componentes num mesmo circuito é dobrado a cada dois anos, seguindo a Lei de Moore. Com esse avanço, os ... -
Minimização lógica por fusão de portas
(2018) [Dissertação]Neste trabalho é apresentado um método para redução do número de transistores em circuitos integrados. Foram desenvolvidos um algoritmo e uma ferramenta de EDA baseada no mesmo, denominada de LOMGAM (Logic Minimization by ... -
Modelagem e simulação de NBTI em circuitos digitais
(2012) [Dissertação]A miniaturização dos transistores do tipo MOS traz consigo um aumento na variabilidade de seus parâmetros elétricos, originaria do processo de fabricação e de efeitos com dependência temporal, como ruídos e degradação ... -
Modeling and simulation of device variability and reliability at the electrical level
(2011) [Tese]O efeito das variações intrínsecas afetando parâmetros elétricos de circuitos fabricados com tecnologia CMOS de escala nanométrica apresenta novos desafios para o yield de circuitos integrados. Este trabalho apresenta ... -
A new quadratic formulation for incremental timing-driven placement
(2016) [Dissertação]The interconnection delay is a dominant factor for achieving timing closure in nanoCMOS circuits. During physical synthesis, placement aims to spread cells in the available area while optimizing an objective function w.r.t. ... -
Projeto de uma biblioteca de células para circuitos 3D monolíticos
(2020) [Dissertação]Conforme a tecnologia avança, os dispositivos reduzem de tamanho e as interconexões são responsáveis pela maior parte do atraso do circuito quando comparadas a outros elementos do circuito. Circuitos monolíticos 3D ... -
Projeto, verificação funcional e síntese de módulos funcionais para um comutador Gigabit Ethernet
(2011) [Dissertação]Este trabalho apresenta o projeto, a verificação funcional e a síntese dos módulos funcionais de um comutador Gigabit Ethernet. As funções destes módulos encontramse definidas nos padrões IEEE 802.1D, IEEE 802.1Q, IEEE ... -
Protecting digital circuits against hold time violations due to process variations
(2007) [Tese]Com o desenvolvimento da tecnologia CMOS, os circuitos estão ficando cada vez mais sujeitos a variabilidade no processo de fabricação. Variações estatísticas de processo são um ponto crítico para estratégias de projeto de ... -
Radiation robustness of XOR and majority voter circuits at finFET technology under variability
(2017) [Dissertação]Advances in microelectronics have contributed to the size reduction of the technological node, lowering the threshold voltage and increasing the operating frequency of the systems. Although it has positive outcomes related ... -
Síntese automática do leiaute de redes de transistores
(2014) [Tese]Fluxo de síntese física baseado em standard cells tem sido utilizado na indústria e academia já há um longo período de tempo. Esta técnica é conhecida por ser bastante confiável e previsível uma vez que a mesma biblioteca ... -
Síntese automática do leiaute usando o ASTRAN
(2017) [Dissertação]O trabalho usa a síntese do leiaute através do ASTRAN em circuitos que foram otimizados através da técnica de SCCG (Static CMOS Complex Gates) visando alcançar reduções em número de transistores. A metodologia apresentada ... -
Tackling the drawbacks of a lagrangian relaxation based discrete gate sizing algorithm
(2018) [Dissertação]The shrink of the devices sizes allows the number of transistors in the integrated circuits to grow, leading to an increase in the leakage power. The discrete gate sizing technique consists in assigning each gate of the ... -
Utilizando folding no projeto de portas lógicas robustas à variabilidade de processo
(2013) [Dissertação]Este trabalho visa explorar técnicas de projeto de células que possibilitem a minimização dos efeitos da variabilidade de processo sobre o comportamento elétrico dos circuitos integrados. Para este trabalho foram abordados ...