Navegação Microeletrônica por Autor "Reis, Ricardo Augusto da Luz"
Resultados 1-20 de 41
-
Análise e mitigação dos efeitos da eletromigração em interconexões metálicas de circuitos integrados
Paris, Lucas André de (2017) [Dissertação]A redução contínua das dimensões dos circuitos integrados e, consequentemente, de suas interconexões resultam em um grande desafio para a confiabilidade dos circuitos. Novos componentes de falha são esperados pelo aumento ... -
Analysis and optimization of mesh-based clock distribution architectures
Wilke, Gustavo Reis (2008) [Tese]Variações ambientais e de processo representam um grande desafio a ser vencido pelas redes de distribuição de relógio. O efeito das variações nos atrasos da rede de distribuição de relógio não pode ser previsto com precisão ... -
An automated framework for early Soft error assessment, identification, and mitigation
Gava, Jonas Fogliarini (2021) [Dissertação]Multicore electronic computing systems are incorporating more functionalities and new technologies into their software stacks (i.e., kernels, drivers, and heavy applications). The software stacks running on such architectures ... -
Arquiteturas de conversores de tensão para circuitos com múltiplas tensões de alimentação ajustadas de forma dinâmica
Terres, Marco Antonio de Souza Madeira (2016) [Dissertação]Algumas técnicas foram criadas com o objetivo de reduzir o consumo de potência, dentre elas o uso de Mútiplas Tensões de Alimentação ajustadas de Forma Dinâmica(Multiple Dynamic Supply Voltage - MDSV). Essa técnica visa ... -
Avaliação de atraso, consumo e proteção de somadores tolerantes a falhas
Franck, Helen de Souza (2011) [Dissertação]Nos últimos anos, os sistemas integrados em silício (SOCs - Systems-on-Chip) têm se tornado menos imunes a ruído, em decorrência dos ajustes necessários na tecnologia CMOS (Complementary Metal-Oxide-Silicon) para garantir ... -
Avaliação do impacto de flags de compilação na ocorrência e propagação de soft errors em sistemas multiprocessados baseados em NoC
Medeiros, Guilherme Espindola (2020) [Dissertação]A confiabilidade de sistemas é uma métrica essencial para os projetos de sistemas embarcados multiprocessados em larga escala. Os projetistas devem identificar a suscetibilidade a soft error de várias aplicações no início ... -
Cell selection to minimize power in high-performance industrial microprocessor designs
Reimann, Tiago Jose (2016) [Tese]This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium ... -
Circuit-level design impact on variability and soft errors robustness
Brendler, Leonardo Heitich (2020) [Dissertação]Physical limitations were found in MOSFET devices with the advancement in microelectronics. To overcome these limitations, multigate devices, such as the FinFET technology, were introduced, allowing the continuity of the ... -
Clock mesh optimization
Flach, Guilherme Augusto (2010) [Dissertação]Malhas de relógio são arquiteturas de rede de relógio adequadas para distribuir confiavelmente o sinal de relógio na presença de variações de processo e ambientais. Tal propriedade se torna muito importante nas tecnologias ... -
Decomposição de coeficientes trigonométricos para a redução de área e potência em arquiteturas FFT híbridas na base 2
Ghissoni, Sidinei (2012) [Tese]A crescente utilização de equipamentos móveis que empregam a transformada rápida de Fourier (FFT) nas operações de sinal digital pode ter seu uso restrito devido ao comprometimento da durabilidade da bateria e de suas ... -
Desenvolvimento de uma plataforma para teste e controle de cargas-úteis baseada em arquitetura reconfigurável
Guareschi, William do Nascimento (2015) [Dissertação]O uso de pequenos satélites tem aumentado substancialmente nos últimos anos devido ao custo reduzido de desenvolvimento e lançamento, assim como pela flexibilidade oferecida pela utilização de componentes comerciais. Este ... -
DHyANA : neuromorphic architecture for liquid computing
Holanda, Priscila Cavalcante (2016) [Dissertação]Neural Networks has been a subject of research for at least sixty years. From the effectiveness in processing information to the amazing ability of tolerating faults, there are countless processing mechanisms in the brain ... -
Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
Flach, Guilherme Augusto (2015) [Tese]Electronic design automation (EDA) tools play a fundamental role in the increasingly complexity of digital circuit designs. They empower designers to create circuits with several order of magnitude more components than it ... -
Early evaluation of multicore systems soft error reliability using virtual platforms
Rosa, Felipe Rocha da (2018) [Tese]The increasing computing capacity of multicore components like processors and graphics processing unit (GPUs) offer new opportunities for embedded and high-performance computing (HPC) domains. The progressively growing ... -
Early soft error reliability assessment of convolutional neural networks executing on resource-constrained IoT edge devices
Abich, Geancarlo (2022) [Tese]Machine learning (ML) algorithms have provided straightforward solutions to a wide range of applications. The high computational demand of such algorithms limits their adoption in resource-constrained devices, which typically ... -
Ferramentas para simulação de falhas transientes
Bartra, Walter Enrique Calienes (2011) [Dissertação]Atualmente, a simulação de falhas é um estágio importante em qualquer desenvolvimento de Circuitos Integrados. A predição de falhas comportamentais em qualquer estagio do processo é essencial para garantir que o chip ... -
Finding placement-relevant clustersWith fast modularity-based clustering
Fogaça, Mateus Paiva (2020) [Tese]In advanced technology nodes, IC implementation faces an increasing design complexity as well as ever-more demanding design schedule requirements. This raises the need for new decomposition approaches that can help reduce ... -
Frame-level redundancy scrubbing technique for SRAM-based FPGAs
Seclen, Jorge Lucio Tonfat (2015) [Tese]Reliability is an important design constraint for critical applications at ground-level and aerospace. SRAM-based FPGAs are attractive for critical applications due to their high performance and flexibility. However, they ... -
Impacto da variabilidade PVT em somadores construídos com XORs
Silva, Fabio Gustavo Rossato Gomes da (2020) [Dissertação]A operação de soma é a mais usada em Unidades Lógicas e Aritméticas (ULA). A ULA é a unidade mais importante no processamento de dados. Em sistemas digitais, é desejado um somador completo com baixo consumo de energia e ... -
Initial detailed routing algorithms
Oliveira, André Saldanha (2021) [Dissertação]In this work, we present a study of the problem of routing in the context of the VLSI physical synthesis flow. We study the fundamental routing algorithms such as maze routing, A*, and Steiner tree-based algorithms, as ...