Circuit-level design impact on variability and soft errors robustness

Abstract

Physical limitations were found in MOSFET devices with the advancement in microelectronics. To overcome these limitations, multigate devices, such as the FinFET technology, were introduced, allowing the continuity of the technology scaling below 22nm. The evolution in the manufacturing process of integrated circuits has resulted in increasingly smaller devices and made the lithography stage more complicated, which can lead to circuits operating outside their specification ranges. Moreover, integrated circuits are exposed to different sources of radiation, considering space or even terrestrial applications. All of these factors impact the reliability of the circuits and may cause a deviation in expected behavior. In that way, the study of new guidelines capable of dealing with the challenges posed by technological development is of utmost importance. Some circuits can be designed using different transistor arrangements. A specific transistor arrangement can influence the performance of logic cells; complex logic gates can be used to minimize area, delay and power consumption. However, with the increasing relevance of nanometric challenges, it is also necessary to consider the variability and radiation effects at the logic level design with the adoption of different topologies, as the multi-level logic. This work explores circuit-level techniques to mitigate the radiation and process variability effects at 7nm FinFET technology. The process variability impact, through the work-function fluctuations (WFF), and the Single Event Transient (SET) response under WFF are evaluated using different transistor arrangements for a set of logic functions, versions of C17 benchmark (ISCAS85) and majority voters. Results show the impact of different transistor arrangements in the radiation and process variability robustness. The multi-level logic topology is more robust to the radiation effects than complex topology; the Threshold Linear Energy Transfer (LETth) values are, on average, 55% higher considering or not the process variability impact. The LETth values of the different majority voter circuits can vary by up to 65%. All the analyzed circuits independently of the topology are more sensitive (LETth values, on average, 20% smaller) to the SETs considering the process variability impact.

Com o avanço da microeletrônica, limitações físicas foram encontradas em dispositivos MOSFET. Para superar essas limitações, foram introduzidos dispositivos multigate, como a tecnologia FinFET, permitindo a continuidade do dimensionamento tecnológico a abaixo de 22 nm. A evolução no processo de fabricação de circuitos integrados resultou em dispositivos cada vez menores e tornou a etapa de litografia mais complicada, podendo levar os circuitos a operarem fora de suas faixas de especificação. Ainda, os circuitos integrados são expostos a diferentes fontes de radiação, considerando aplicações espaciais ou mesmo terrestres. Todos esses fatores afetam a confiabilidade dos circuitos e podem causar um desvio no comportamento esperado. Dessa forma, o estudo de novas diretrizes capazes de lidar com os desafios colocados pelo desenvolvimento tecnológico é de extrema importância. Alguns circuitos podem ser projetados utilizando diferentes arranjos de transistores. Um arranjo de transistores específico pode influenciar o desempenho de células lógicas; portas lógicas complexas podem ser usadas para minimizar a área, o atraso e o consumo de potência. No entanto, com a crescente relevância dos desafios nanométricos, também é necessário considerar os efeitos de radiação e da variabilidade no design de nível lógico com a adoção de diferentes topologias, como a lógica multinível. Este trabalho explora técnicas em nível de circuito para mitigar os efeitos de radiação e da variabilidade de processo na tecnologia FinFET de 7nm. O impacto da variabilidade do processo, através das flutuações da função de trabalho (WFF), e a resposta de Eventos Únicos Transientes (SET) sob WFF são avaliados usando diferentes arranjos de transistores para um conjunto de funções lógicas, versões do benchmark C17 (ISCAS85) e votadores majoritários. Os resultados mostram o impacto de diferentes arranjos de transistores na robustez à radiação e variabilidade de processo. A topologia de lógica multinível é mais robusta aos efeitos de radiação do que a topologia complexa; os valores da Transferência Linear de Energia Limiar (LETth) são, em média, 55% maiores considerando ou não o impacto da variabilidade de processo. Os valores de LETth dos diferentes circuitos de votadores majoritários podem variar em até 65%. Todos os circuitos analisados, independentemente da topologia, são mais sensíveis (valores de LETth, em média, 20% menores) aos SETs, considerando o impacto da variabilidade de processo.