Approximate logic synthesis combining AIG and mapped flows

Abstract

As digital systems grow in complexity, technology scaling driven by Moore’s Law is approaching its physical and economic limits. Many widely used applications, however, exhibit error resilience, allowing acceptable results even under inexact computation. In this context, approximate computing has emerged as a paradigm to improve performance and energy efficiency by introducing controlled imprecision. In particular, the application of approximate computing techniques at the circuit level can optimize metrics such as area, delay, or power, while deviating from the original circuit logic behavior. This work investigates approximate logic synthesis (ALS) to automatically generate approximate circuits targeting multilevel Boolean network representations. The main objective is to reduce circuit area under bounded error constraints. The proposed contributions span multiple abstraction levels within the logic synthesis flow. First, an existing ALS strategy is adapted to And-Inverter Graphs (AIGs), enabling structural approximation integrated with current synthesis tools. Next, the approach is extended to technology-mapped circuits, a less explored domain that respects cell library constraints and opens new optimization opportunities. A joint approximation flow is then introduced, combining AIGand mapped-level strategies to exploit multiple abstraction levels simultaneously. Further contributions include a study on applying ALS to fault-tolerant designs and an early exploration of ALS in traditional logic synthesis. Experimental results demonstrate the effectiveness of the proposed methods, with significant area reductions while respecting the error threshold and timing constraints. At the same time, the joint approximation flow produces better approximate circuits than either flow individually. The mapped flow reduced the area by 3% while halving the runtime compared to related work, while the joint flow achieved a 6.5% area reduction. For fault tolerance, the proposed methods generated Approximate Triple Modular Redundancy (ATMR) with area savings not previously reported in the literature, while improving fault coverage. Additionally, ALS reduced the area of incompletely specified functions by an average of 56%. These results highlight the potential of developing ALS tools over multiple abstraction levels and their potential usage in broader contexts.

Com o crescimento da complexidade de sistemas digitais, o avanço tecnológico guiado pela Lei de Moore está alcançando limites físicos e econômicos. Ao mesmo tempo, um grande número de aplicações utilizadas atualmente apresenta resiliência a erros, sendo capaz de produzir resultados aceitáveis na presença de erros durante a execução. Nesse contexto, a computação aproximada aparece como um paradigma computacional para otimizar o desempenho ou a eficiência energética de um sistema. Esta tese foca na aplica- ção de computação aproximada no nível de circuito, em que a aproximação pode otimizar métricas como consumo de energia, área ou atraso, enquanto modifica o comportamento lógico original do circuito. O trabalho aborda a síntese lógica aproximada (ALS) aplicada a redes booleanas multinível, focando na redução da área dos circuitos-alvo, respeitando um limite de frequência de erros. As contribuições propostas abrangem múltiplos níveis de abstração dentro do fluxo de síntese lógica. Primeiramente, a tese adapta uma estratégia existente de ALS para operar sobre And-Inverter Graphs (AIGs), permitindo uma aproximação estrutural que aproveita a infraestrutura já presente nas ferramentas de síntese. Em seguida, a mesma estratégia de ALS é estendida para circuitos mapeados, uma área de aproximação ainda pouco explorada, respeitando as restrições da biblioteca de células e atingindo novas oportunidades de otimização. Uma contribuição central deste trabalho é a proposta de um fluxo de aproximação conjunto, que combina as estratégias de aproximação nos níveis AIG e mapeado. Contribuições adicionais incluem um estudo de caso relacionado à aplicação de ALS em projetos tolerantes a falhas e um estudo inicial sobre o potencial das técnicas de ALS em problemas tradicionais de síntese lógica. Os resultados demonstram a eficácia dos métodos propostos, com reduções significativas de área, mantendo a taxa de erro dentro dos limites especificados e respeitando os requisitos de atraso. Estratégias de aceleração e ajuste de parâmetros são avaliadas para garantir a escalabilidade dos métodos, e o fluxo unificado se mostra superior às abordagens isoladas. Os resultados experimentais evidenciam a eficácia dos métodos propostos, alcançando reduções significativas de área sem violar os limites de erro e de atraso. O fluxo de aproximação conjunto mostrou-se superior à aplicação isolada de cada fluxo. Comparado com um trabalho relacionado, o fluxo conjunto reduziu a área em 6,5%, enquanto o fluxo em nível mapeado reduziu a área em 3% e diminuiu pela metade o tempode execução. No contexto de tolerância a falhas, os métodos propostos possibilitaram a geração de Redundância Modular Tripla Aproximada (ATMR), apresentando ganhos de área inéditos na literatura e, ao mesmo tempo, ampliando a cobertura de falhas. Além disso, o uso de ALS permitiu uma redução média de 56% na área de funções incompletamente especificadas. Esses resultados reforçam o potencial de ALS em múltiplos níveis de abstração e o potencial da sua aplicação em outras áreas.