NEATRouter : a new tool for 2D global routing
Visualizar/abrir
Data
2024Orientador
Nível acadêmico
Mestrado
Tipo
Outro título
NEATRouter : uma nova ferramenta para roteamento global 2D
Assunto
Abstract
Due to technological advancement in various fields of daily life, the demand for more complex and compact integrated circuits is constantly growing. To address the design of such circuits, continuous innovation in Electronic Design Automation (EDA) tools is essential, which contribute to reducing manufacturing costs and, consequently, chip costs. In this work, we present a novel algorithm for the global routing stage of an integrated circuit. Our method uses the Neuroevolution of Augmenting Top ...
Due to technological advancement in various fields of daily life, the demand for more complex and compact integrated circuits is constantly growing. To address the design of such circuits, continuous innovation in Electronic Design Automation (EDA) tools is essential, which contribute to reducing manufacturing costs and, consequently, chip costs. In this work, we present a novel algorithm for the global routing stage of an integrated circuit. Our method uses the Neuroevolution of Augmenting Topologies (NEAT) algorithm to generate neural networks capable of finding the shortest and most resource-efficient path for a 2-pin net. The results of our experiments suggest that this method can successfully compete with traditional approaches such as MazeRouter, generating 2D routings which equalize in terms of wirelength and reduce from 1% to 5% in the use of available resources of our testcases. ...
Resumo
Devido ao avanço tecnológico em diversas áreas da vida cotidiana, a demanda por circuitos integrados mais complexos e compactos está em constante crescimento. Para abordar o projeto de tais circuitos, é essencial a inovação contínua em ferramentas de Automa- ção de Projeto Eletrônico (EDA), que contribuem para reduzir os custos de fabricação e, consequentemente, os custos dos chips. Neste trabalho, apresentamos um novo algoritmo para a etapa de roteamento global de um circuito integrado. Nosso ...
Devido ao avanço tecnológico em diversas áreas da vida cotidiana, a demanda por circuitos integrados mais complexos e compactos está em constante crescimento. Para abordar o projeto de tais circuitos, é essencial a inovação contínua em ferramentas de Automa- ção de Projeto Eletrônico (EDA), que contribuem para reduzir os custos de fabricação e, consequentemente, os custos dos chips. Neste trabalho, apresentamos um novo algoritmo para a etapa de roteamento global de um circuito integrado. Nosso método usa o algoritmo Neuroevolution of Augmenting Topologies (NEAT) para gerar redes neurais capazes de encontrar o caminho mais curto e mais eficiente em termos de recursos para uma rede de 2 pinos. Os resultados de nossos experimentos sugerem que este método pode competir com sucesso com abordagens tradicionais como MazeRouter, gerando roteamentos 2D que se equalizam em termos de comprimento de fio e reduzem de 1% a 5% no uso dos recursos disponíveis de nossos casos de teste. ...
Instituição
Universidade Federal do Rio Grande do Sul. Instituto de Informática. Programa de Pós-Graduação em Computação.
Coleções
-
Ciências Exatas e da Terra (5092)Computação (1752)
Este item está licenciado na Creative Commons License
![](/themes/Mirage2Novo//images/lume/cc.png)