Medidor de taxa de erro de bit para fibra ótica

Abstract

Ao passar dos últimos anos, tem-se presenciado a intensa utilização de fibras óticas como meio para transporte de dados em alta velocidade e longas distâncias, tornando-se imperativo o teste desses enlaces ópticos. Assim, este projeto volta-se ao desenvolvimento de uma arquitetura capaz de determinar a taxa de erro de bit (BER) para enlaces ópticos de alta velocidade (até 2,5 Gbps) e à validação dessa arquitetura em comparação com um sistema proprietário. O trabalho deve considerar o futuro aumento da taxa de dados, sendo modular e suficientemente genérico para sua expansão futura. A arquitetura é descrita em VHDL, auxiliada por simulações, e implementada em FPGA Spartan-6 da Xilinx, utilizando seus transceivers com velocidade de até 3,2 Gbps como interface de alta velocidade.

Through the last years, an intense growth in the use of optical fibers for high-speed and long-haul data transmission has been seen, making the test of these optical link of key importance. This project focuses on the development of an architecture able to measure the Bit Error Rate (BER) for high-speed optical links up to 2,5 Gbps and the validation of the architecture in comparison to a proprietary solution. This work must take account on the rise of the data rates, being as modular and generic as possible for its future expansion. The architecture is described in VHDL, using simulation tools, and implemented for Spartan-6 FPGA from Xilinx, using its transceivers as a high-speed interface up to 3,2 Gbps.