Power-efficient VLSI architectures for adaptive digital filters with approximate computing design techniques

Abstract

In advanced microelectronics circuits, downsized metal-oxide-semiconductor (MOS) transistors contribute to increased computational capacity and power dissipation. The enhanced computational capability is particularly leveraged by digital signal processing, especially through digital filters, which efficiently extract information from noisy signals. This thesis focuses on mitigating power dissipation in Very Large-Scale Integration (VLSI) circuits through approximate computing for DSP systems, introducing acceptable error levels to curtail energy consumption. In this way, this thesis proposes to apply approximate computing to enhance least mean square (LMS), normalized LMS (NLMS), partial update NLMS (PU-NLMS), and set-membership NLMS (SM-NLMS) architectures; a reconfigured circuit, ReAdapt-I, integrating four LMS-based filters for dynamic or static algorithm selection, improving energy efficiency; introduces the ReAdapt-II, an automatic reconfigurable datapath, and a built-in divider, enhancing energy efficiency without user intervention; and, finally, proposes a framework, FastDE, for rapidly exploring approximate techniques in VLSI architecture for digital signal processing applications, aiming to generate dedicated circuits, verify their accuracy, estimate synthesis results for circuit area and power consumption, and determine the Pareto front by analyzing tradeoffs between energy consumption, circuit area, and accuracy efficiently. The thesis results achieve dedicated circuits in semi-parallel forms via approximate computing techniques for LMS and NLMS filters with reductions between 40% and 53% in circuit area and 49% and 64% in energy consumption compared with the literature. The proposed ReAdapt-I achieved reductions of 60% in circuit area and 70% in energy consumption per operation. At the same time, the improved ReAdapt-II reduces the ReAdapt-I’s circuit area by 66% and 39% in energy consumption per operation. In the end, compared with conventional methodologies, the proposed FastDE framework presents high speed in the massive exploration of approximate units in DSP architecture, achieving precision of 50% hitting the best trade-off architectures with processing speeds nine times faster performing the LMS filter, and reaching processing speeds 19 times greater when exploring more complex circuits such as the NLMS filter.

Em circuitos avançados de microeletrônica, transistores metal-óxido semicondutor (MOS) reduzidos proporcionam uma maior capacidade computational e redução de potência dissipada. A elevada capacidade computacional é especialmente aproveitada pelos circuitos DSP, principalmente por meio de filtros digitais, que extraem eficientemente informações de sinais corrompidos. Esta tese propõe mitigar a dissipação de energia em circuitos VLSI por meio da computação aproximada, introduzindo níveis de erro para reduzir o consumo de energia. Desta forma, esta tese propõe aplicar a computação aproximada para aprimorar arquiteturas para os filtros least mean square (LMS), normalized LMS (NLMS), partial update NLMS (PU-NLMS) e set-membership NLMS (SM-NLMS); um circuito reconfigurado, ReAdapt-I, integrando estes quatro filtros para seleção dinâmica ou estática de algoritmos, melhorando a eficiência energética; introduz o ReAdapt-II, um caminho de dados reconfigurável automaticamente com divisor embutido, aprimorando a eficiência energética do circuito sem intervenção do usuário; e, finalmente, propõe um framework, FastDE, para a exploração rápida de técnicas aproximadas em arquitetura VLSI para circuitos DSPs, visando gerar circuitos dedicados, verificar sua precisão, estimar resultados de síntese para área e consumo de energia do circuito, e determinar a curva de Pareto, analisando eficientemente as compensações entre área, consumo energético, e precisão. Os resultados da tese apresentam circuitos dedicados em formas semi-paralelas por meio de técnicas de computação aproximada para filtros LMS e NLMS com reduções entre 40% e 53% na área e entre 49% e 64% no consumo de energia em comparação com a literatura. O ReAdapt-I proposto conquista reduções de 60% na área do circuito e 70% no consumo de energia por operação. Ao mesmo tempo, o ReAdapt-II reduz a área do ReAdapt-I em 66% e o consumo de energia em 39%. Por fim, em comparação com metodologias convencionais, o framework FastDE proposto demonstra alta velocidade na exploração massiva de unidades aproximadas em arquitetura DSP, atingindo precisão de 50%, alcançando as melhores arquiteturas de compensação com velocidades de processamento nove vezes mais rápidas explorando o filtro LMS, e alcançando velocidades de processamento 19 vezes maiores ao explorar circuitos complexos, como o filtro NLMS.