Mostrar registro simples

dc.contributor.advisorWagner, Tiaraju Vasconcellospt_BR
dc.contributor.authorBrune, Osmarpt_BR
dc.date.accessioned2010-09-02T04:18:54Zpt_BR
dc.date.issued1988pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/25514pt_BR
dc.description.abstractEste trabalho abor da um e studo de algoritmo s e arquiteturas de um Analisador de Interconexões. Várias alternativas possíveis são discutidas e uma análise de custo e desempenho é feita. Alguns dos algoritmos e arquiteturas propostos parecem ser novos se comparados à literatura publicada. Um dos algoritmos foi completamente simulado para auxiliar a análise de desempenho e para demonstrar a interface com o usuário em uma aplicação comercial.pt_BR
dc.description.abstractThis work deals with a study of algorithms and architectures of an Interconnection Analyzer. Several possible alternatives are discussed and an analysis of cost and performance is carried out. Some of the prop osed algorithms and architectures seems to be new when compared to the published literature. One of the algorithms was fully simulated to help the performance analysis and to demonstrate the user interface in a commercial application.en
dc.format.mimetypeapplication/pdf
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.subjectMicroeletrônicapt_BR
dc.subjectRoteamento : Circuitos integradospt_BR
dc.subjectCircuitos integradospt_BR
dc.titleArquiteturas e algoritmos para um analisador de interconexõespt_BR
dc.typeDissertaçãopt_BR
dc.identifier.nrb000752971pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentInstituto de Informáticapt_BR
dc.degree.programPrograma de Pós-Graduação em Ciência da Computação (até 1998)pt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date1988pt_BR
dc.degree.levelmestradopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples