Parametric analysis and optimization of MOSFET macromodels for ESD circuit simulation

Abstract

Electrostatic discharge (ESD) is a major reliability concern in semiconductor industry. An ESD event may degrade or destroy an integrated circuit (IC), impacting on production yields, manufacturing costs, product quality, product reliability and company profitability. Additionally, the breakdown voltages and failure currents of semiconductor devices are becoming lower with the technology scaling, placing severe constraints on robust IC design. As a result, effective onchip ESD protection without compromising area and performance requirements is becoming a challenge in deeply-scaled technologies. In this context, circuit simulation can provide the required assistance in on-chip protection design, including robustness analysis of the circuits and performance prediction prior to silicon. However, modeling the MOSFET operation under ESD conditions for circuit simulation is still a challenging issue. The large current and voltage characteristics are typically not well covered by most standard SPICE compact models. To overcome such limitation, a practical modeling approach is highly desired. This work presents a study of MOSFET macromodels for ESD circuit simulation. First, it gives an overview of the device operation under ESD conditions. Then, it presents the evolution of MOSFET macromodels for ESD circuit simulation. Finally, a novel macromodel development approach based on parametric analysis and optimization is introduced.

Descarga eletrostática (ESD) é uma importante preocupação em relação à confiabilidade de produtos na indústria de semicondutores. Uma descarga eletrostática pode degradar ou destruir circuitos integrados, afetando o rendimento da produção, os custos de fabricação, a qualidade e a confiabilidade dos produtos, bem como a lucratividade da empresa. Além disso, a redução das dimensões dos dispositivos com o avanço da tecnologia resulta em menores tensões de ruptura e correntes de falha, impondo severas restrições no projeto de circuitos integrados robustos. Com isso, o projeto de proteções intra-chip eficazes contra ESD, sem comprometer os requisitos de área e desempenho, está se tornando um desafio cada vez maior em tecnologias avançadas. Neste contexto, a simulação elétrica pode prover a assistência necessária ao projeto de proteções intra-chip, incluindo a análise de robustez dos circuitos e a estimativa de desempenho antes da fabricação em silício. No entanto, modelar a operação de MOSFETs sob condições de ESD para simulação elétrica ainda é um problema desafiador. O comportamento destes dispositivos sob altas correntes e tensões normalmente não é bem descrito pela maioria dos modelos compactos SPICE convencionais. Para contornar essa limitação, uma abordagem prática de modelagem é altamente desejada. Este trabalho apresenta um estudo acerca de macromodelos para simulação elétrica de ESD em MOSFETs. Primeiro, uma visão geral da operação de um MOSFET sob condições de ESD é fornecida. Em seguida, a evolução dos macromodelos para simulação elétrica de ESD em MOSFETs é apresentada. Por fim, uma nova abordagem para o desenvolvimento de macromodelos baseada em análise paramétrica e otimização é introduzida.