Temperature compensated subthreshold CMOS voltage references for ultra low power applications

Abstract

This work proposes novel temperature-compensated subthreshold voltage references for ultra-low power and ultra-low voltage applications. The core of the proposed circuits is the self-cascode MOSFET (SCM) since it can operate at very low current levels. To reduce the power consumption, self-biasing and zero-VT leakage biasing schemes are exploited. This resulted in three main structures: a self-biased SCM (SBSCM), a self-biased NMOS load (SBNMOS) and a 3-Transistor (3T) voltage references. For the self-biased structures, the reference voltage generation is achieved by using the SCM with different threshold voltages. Even though these solutions present good performance and low power consumption, the usage of different VT transistors makes the circuits too sensitive to process variations. To obtain a temperature-compensated voltage reference using the same type of device, we use the reverse short-channel and narrow-width effects of the MOS transistor, where VT is larger for short/narrow-channel devices. The proposed self-biased circuits were fabricated in 0.18-μm fabrication process while the 3T voltage references were implemented in 0.13-μm process. Measurement results for 24 samples show that the proposed self-biased circuits can operate at 0.45-0.6 V minimum supply voltages, consuming merely 54.8 and 184 pW at room temperature. Without trimming, from 0 to 120 oC the circuits presented a temperature coefficient of 104 and 495 ppm/oC, while after trimming this values were reduced to 72.4 and 11.6 ppm/oC, respectively. Four versions of the 3T voltage reference were designed. Their post-layout simulation results showed an average voltage reference from sub-kT/q to tens of mV, with a minimum supply voltage of 0.12-0.4 V while operating at power consumption range of fW to pW at 27 oC. The occupied silicon area of all the proposed circuits is less than 0.002 mm2. The ultra-low power and ultra-low voltage operation of the proposed circuits make them suitable for extreme power constrained applications.

Esse trabalho propõe novas estruturas de referência de tensão compensadas em temperatura e operando em subthreshold para aplicações de ultra-baixa potência e ultra-baixa tensão. O núcleo dos circuitos propostos é o MOSFET self-cascode (SCM) já que o mesmo pode operar a níveis de corrente muito baixos. Para redução do consumo de potência, esquemas de auto-polarização e polarização com o leakage do transistor zero-VT são explorados. A utilização desses esquemas resultou em três novas estruturas de referência de tensão: SCM auto-polarizado (SBSCM), NMOS como carga ativa auto-polarizado (SBNMOS) e um referência de tensão de 3-Transistores (3T). Para as estruturas autopolarizadas a geração da referência de tensão é obtida usando o SCM com transistores com threshold (VT ) diferentes. Mesmo essa solução apresentando bom desempenho e baixo consumo de potência, a utilização de transistores com diferentes VT faz com que os circuitos sejam muito sensíveis a variação de processo. De forma a obter uma referência de tensão compensada em temperatura utilizando o mesmo tipo de dispositivo, nós usamos os efeitos de canal-curto inverso e de canal-estreito do transistor MOS, onde o VT é maior para dispositivos com canal-curto/estreito, para obter VT s distintos. Os circuitos que utilizam o esquema de auto-polarização foram fabricados em tecnologia CMOS padrão de 0.18-μm enquanto as referências 3T foram implementadas em 0.13-μm. Os resultados de medida para 24 amostras mostram que os circuitos auto-polarizados propostos podem operar a tensões de alimentação minimas de 0.45-0.6 V, consumindo apenas 54.8 e 184 pW em temperatura ambiente. Sem calibração, de 0 a 120 oC os circuitos apresentam coeficientes de temperatura de 104 e 495 ppm/oC, enquanto depois da calibração estes são reduzidos para 72.4 e 11.6 ppm/oC, respectivamente. Quatro versões da referência de tensão 3T foram projetadas. Os resultados de simulação pós-layout mostram uma referência de tensão média de sub-kT/q até dezenas de mV, com tensões de alimentação mínimas de 0.12-0.4 V enquanto operam na faixa de consumo de potência de fW-pW. A área de silício ocupada para todos os circuitos propostos é menor que 0.002 mm2. A operação em ultra-baixa potência e ultra-baixa tensão dos circuitos propostos os faz adequados para aplicações com restrições extremas de consumo de potência.