High level synthesis of a min-sum C LDPC decoder

Abstract

This work proposes to utilize the high-level synthesis technique to implement a LDPC (Low-Density Parity-check Code) decoder in hardware, starting with its software version. Location and correction codes are essential in the computing world. The LDPC codes created in 1960 were rediscovered in the years 1990’s and its utilization has become each day more frequently used in high-end technologies, due to its great performance. However, implementing the decoder for such codes proved to be a great challenge for the hardware development community. This work will present the steps utilized to synthesize hardware working the closest as possible from the behavioral model of system. The final results are created so they work in a Xilinx Virtex 6 FPGA.

Esse trabalho propõe utilizar o método da síntese em alto nível para implementar um decodificador de códigos LDPC em hardware, partindo de sua implementação em software. O decodificador sintetizado é voltado para aplicação em códigos de barra 2D. Códigos de detecção e correção de erros são essênciais para o mundo da computação. Os códigos LDPC criados em 1960 foram redescobertos nos anos 1990 e sua utilização torna-se cada vez mais frequentemente utilizada em aplicações de ponta, devido ao seu alto desempenho. Contudo, a implementação de decodificadores mostrou-se um desafio para a comunidade de desenvolvimento de hardware. Serão apresentados os passos utilizados para sintetizar hardware trabalhando o mais próximo possível do modelo comportamental do sistema. Os resultados finais são gerados para operar em FGPA(Xilinx Virtex 6).