• Cell selection to minimize power in high-performance industrial microprocessor designs 

      Reimann, Tiago Jose (2016) [Tese]
      This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium ...
    • Clock mesh optimization 

      Flach, Guilherme Augusto (2010) [Dissertação]
      Malhas de relógio são arquiteturas de rede de relógio adequadas para distribuir confiavelmente o sinal de relógio na presença de variações de processo e ambientais. Tal propriedade se torna muito importante nas tecnologias ...
    • Memory circuit hardening to Multiple-Cell Upsets 

      Brendler, Leonardo Heitich (2024) [Tese]
      A new era of space exploration is coming with an exponential increase in satellites and a drastic cost reduction. Memory circuits are a fundamental part of space applications, and techniques to deal with the radiation ...
    • Método para legalização de circuitos com células de altura múltipla 

      Ferreira, Jorge Alberto (2022) [Dissertação]
      Desde a década de 1970, novas tecnologias de semicondutores impactam nossa sociedade. Desde então, o número de componentes num mesmo circuito é dobrado a cada dois anos, seguindo a Lei de Moore. Com esse avanço, os ...
    • Transient-fault robust systems exploiting quasi-delay insensitive asynchronous circuits 

      Bastos, Rodrigo Possamai (2010) [Tese]
      Os circuitos integrados recentes baseados em tecnologias nanoeletrônicas estão significativamente mais vulneráveis a falhas transientes. Os erros gerados são assim também mais críticos do que eram antes. Esta tese apresenta ...