Arquitetura dos módulos de transformadas e de quantização de um codificador de vídeo H.264

Abstract

Há poucos anos (2005) o Brasil entrou na era da Televisão Digital, adotando o padrão H.264 como mecanismo de codificação de vídeo para sua transmissão. Este padrão de codificador, bem mais eficiente que outros vigentes (H.262/MPEG-2 ou MPEG-4), trás como conseqüência um aumento da complexidade computacional. A fim de se garantir que a codificação de vídeo possa acontecer com características de tempo real, muitas soluções comerciais fazem uso de implementações em hardware ou em arquiteturas otimizadas (DSP ou MCP). A presente monografia apresenta soluções para os módulos de codificação direta de transformadas (DCT e Hadamard) e quantização, bem como de seus respectivos módulos inversos. O trabalho deve considerar abordagens com foco na redução da área ocupada na FPGA e/ou redução de atrasos e tempos de processamento, buscando soluções implementáveis na prática. Todas as arquiteturas desenvolvidas neste trabalho são descritas em VHDL e sintetizadas para FPGAs Virtex-II Pro da Xilinx.

A few years ago (2005) Brazil has entered the digital television era, adopting the H.264 standard as a video compression mechanism for its transmission. This encoder standard, much more efficient than other existing (H.262/MPEG-2 or MPEG-4), has as consequence an increased computational complexity. In order to ensure a video encoding in real time, many commercial solutions make use of hardware or architecture optimized implementations (DSP or MCP). This monograph presents solutions to the direct transforms (DCT and Hadamard) and quantization encoding modules, as well as the inverses of their respective modules. The monograph should consider approaches focused on reducing the area occupied in the FPGA and / or reduction of delays and processing times, seeking for implementable solutions. All architectures developed in this monograph are described in VHDL and synthesized for Virtex- II Pro FPGAs from Xilinx.