VLSI design and exploration of approximate multipliers with runtime reconfigurable precision

Abstract

This monograph studies solutions for multiplier’s dedicated circuits. The work proposes novel VLSI architectures of approximate multipliers with reconfigurable precision at de sign time and dynamically at run-time, named RLoBA-I and RLoBA-II. The proposal al lows the variation of precision level based on the system’s energy-saving requirements for tolerant computing and error-resilient systems. The novel RLoBA architectures are based on multiplier architecture solutions widely explored in the literature, focusing on manip ulating the multiplier input operands and the partial product computation by parallel and semi-parallel approaches, seeking the reduction of circuit area and power dissipation. The proposed reconfigurable approximate multipliers aim to implement the concept of quality configurable circuits (QCC). To achieve this, the work conducts a comparative exploration of state-of-the-art QCC models. Compared with the literature, the proposed multipliers stand out from the precise and approximate multipliers, performing accurate and approx imate operations using a single architecture with datapath reconfiguration. The RLoBA-I is a basic reconfigurable version, it has a 1962% power reduction and about 50% less area than the original LoBA, both acquiring four precision levels. Concerning the RLoBA-II with more approximation levels, the results highlight a small area overhead using par tial product operations on parallel configurations compared with the precise multiplier. However, the semi-parallel solutions eliminate this overhead in exchange for operating with five additional clock cycles. The proposed RLoBA-II power dissipation savings are 132 7199%compared to precise multipliers with the same bit-width. Comparing all levels of precision available in RLoBA-II, it reaches, on average, 27% more precision than techniques based on bit truncation.

Esta monografia estuda soluções para circuitos dedicados de multiplicadores. O trabalho propõe novas arquiteturas VLSI de multiplicadores aproximados com precisão recon figurável em tempo de projeto e dinamicamente em tempo de execução, denominadas RLoBA-I e RLoBA-II. A proposta permite a variação do nível de precisão com base nos requisitos de economia de energia do sistema para computação tolerante e sistemas resilientes a erros. As novas arquiteturas RLoBA são baseadas em soluções de arquitetura multiplicadora amplamente exploradas na literatura, com foco na manipulação dos operandos de entrada dos multiplicadores e no cálculo do produto parcial por abordagens paralelas e semiparalelas, buscando a redução da área do circuito e da dissipação de potência. Os multiplicadores aproximados reconfiguráveis propostos visam implementar o conceito de circuitos de qualidade configuráveis (QCC). Para conseguir isso, o trabalho realiza uma exploração comparativa de modelos de QCC de última geração. Comparados com a literatura, os multiplicadores propostos se destacam dos multiplicadores precisos e aproximados, realizando operações precisas e aproximadas utilizando uma arquitetura única com reconfiguração do caminho de dados. O RLoBA-I é uma versão básica recon figurável, possui redução de potência de 1962% e cerca de 50% menos área que o LoBA original, ambos adquirindo quatro níveis de precisão. No que diz respeito ao RLoBA-II com mais níveis de aproximação, os resultados destacam um pequeno overhead de área usando operações parciais de produto em configurações paralelas em comparação com o multiplicador preciso. No entanto, as soluções semiparalelas eliminam esse overhead em troca de operar em cerca de cinco ciclos de clock a mais. A economia proposta de dis sipação de energia RLoBA-II é de 132 7199% em comparação com multiplicadores precisos com a mesma largura de bits. Comparando todos os níveis de precisão disponíveis, o RLOBA-II atinge, em média, 27% mais precisão do que as técnicas baseadas em truncamento de bits.