Memory circuit hardening to Multiple-Cell Upsets

Abstract

A new era of space exploration is coming with an exponential increase in satellites and a drastic cost reduction. Memory circuits are a fundamental part of space applications, and techniques to deal with the radiation effects in these circuits are constantly studied without eliminating the need to develop new methods. With the advancements in technology scaling, the number of Multiple-Cell Upsets (MCUs) in a memory plan increases, making conventional techniques insufficient to maintain circuit robustness. In this context, this work details a new way to deal with the MCUs in Static Random-Access Memories (SRAMs) for space applications. The method involves of spatially interleaving a memory plan with a network of radiation detectors (detection cells). At the bottom of this plan, a logic circuit is implemented to create an alarm signal when a radiation-induced particle impacts the memory plan changing the detector’s state. The analyses present in this work can be divided into three stages. First, and as a proof-of-concept, a prototype circuit composed of the detection cells was manufactured in the 350 nm Complementary Metal-Oxide-Semiconductor (CMOS) Process Technology and tested considering two methodologies: electrically-induced Single Event Upset (SEU)/MCU testing and Single Event Effects (SEEs) laser testing. Silicon measurement results confirm the correct operation of the circuit, detecting single and multiple events inserted in different positions of the evaluated detection plans. Also, in a second stage, a 32 kb interleaved data/detection SRAM was designed in the 28 nm Fully Depleted Silicon On Insulator (FD-SOI) Technology and tested using post-layout simulations. Results confirm the correct operation of the data and the detection cells of the memory, also detecting single and multiple events inserted in different positions of the memory array. Due to its customizable nature, the proposed method allows varying the number of added detection cells allowing to explore the trade-off between robustness and hardware (circuit) overhead. In the last stage, a tool to automatically generate the layout of the core of a radiation-hardened SRAM was developed, facilitating the application of the new method and providing a range of sizes and protection configurations. Considering the ratio of the number of data and detection cells used in the SRAM designed in this work (50%), the detection method can provide a probability of detecting MCUs in a memory plan that can reach close to 100%. The new challenges arising from the increase in the MCU rate in modern nodes benefit the new method validated in this thesis because, with the increase in the number of events in a memory plan, the probability of detecting an event also increases.

Uma nova era de exploração espacial está chegando com um aumento exponencial no número de satélites e uma drástica redução nos custos de lançamento de foguetes. Os circuitos de memória são parte fundamental das aplicações espaciais, e técnicas para lidar com os efeitos da radiação nesses circuitos são constantemente estudadas, não eliminando a necessidade do desenvolvimento de novos métodos. Com o escalonamento das dimensões mínimas dos transistores, o número de Multiple-Cell Upsets (MCUs) em um plano de memória aumenta, tornando as técnicas convencionais insuficientes para manter a robustez do circuito. Nesse contexto, este trabalho detalha uma nova forma de lidar com MCUs em Memórias Estáticas de Acesso Aleatório (SRAMs) para aplicações espaciais. O método envolve intercalar espacialmente um plano de memória com uma rede de detectores de radiação (células de detecção). Na parte inferior deste plano, um circuito lógico é implementado para criar um sinal de alarme quando uma partícula induzida por radiação impacta o plano de memória alterando o estado do detector. As análises presentes neste trabalho podem ser divididas em três etapas. Primeiramente, e como prova de conceito, um protótipo de circuito composto pelos detectores de radiação foi fabricado na tecnologia de processo Semicondutor de Óxido Metálico Complementar (CMOS) de 350 nm e testado considerando duas metodologias: teste de Single Event Upset (SEU)/MCU induzido eletricamente e teste de Single Event Effect (SEE) a laser. Os resultados das medições no silício confirmam o correto funcionamento do circuito, detectando eventos únicos e múltiplos inseridos em diferentes posições dos planos de detecção avaliados. Ainda, em uma segunda etapa, uma SRAM com células de detecção/dados intercaladas de 32 kb foi projetada na tecnologia de Silício sobre Isolante Totalmente Reduzido (FD-SOI) de 28 nm e testada usando simulações pós-layout. Os resultados confirmam o correto funcionamento das células de dados e detecção da memória, também detectando eventos únicos e múltiplos inseridos em diferentes posições da matriz de memória. Devido à sua natureza customizável, o método proposto permite variar o número de células de detecção adicionadas permitindo a exploração do compromisso entre robustez e sobrecusto de hardware (circuito). Na última etapa, foi desenvolvida uma ferramenta para gerar automaticamente o layout do núcleo de uma SRAM robusta à radiação, facilitando a aplicação do novo método e fornecendo uma variedade de tamanhos e configuraçõesde proteção. Considerando a razão entre o número de células de memória e células de detecção utilizadas na SRAM projetada neste trabalho (50%), o método de detecção pode fornecer uma probabilidade de detecção de MCUs em um plano de memória que pode chegar próximo a 100%. Os novos desafios decorrentes do aumento da taxa de MCU em nodos modernos beneficiam o novo método validado nesta tese de doutorado, pois, com o aumento do número de eventos em um plano de memória, a probabilidade de detecção de um evento também aumenta.

Une nouvelle ère de l’exploration spatiale se profile avec une augmentation exponentielle du nombre de satellites et une réduction drastique des coûts de lancement des fusées. Les circuits mémoire constituent une partie fondamentale des applications spatiales, et des techniques pour faire face aux effets des radiations sur ces circuits font l’objet d’études constantes, ce qui n’élimine pas la nécessité de développer de nouvelles méthodes. Avec les progrès dans la réduction de la technologie, le nombre de Multiple-Cell Upsets (MCUs) dans un plan mémoire augmente, rendant les techniques conventionnelles insuffisantes pour maintenir la robustesse du circuit. Dans ce contexte, ce travail détaille une nouvelle manière de traiter les MCUs dans les Mémoires Statiques à Accès Aléatoire (SRAMs) pour les applications spatiales. La méthode consiste en une entrelacée spatiale d’un plan mémoire avec un réseau de détecteurs de radiation (cellules de détection). Au bas de ce plan, un circuit logique est mis en œuvre pour créer un signal d’alarme lorsqu’une particule induite par le rayonnement impacte le plan mémoire et modifie l’état du détecteur. Les analyses présentées dans ce travail peuvent être divisées en trois étapes. Tout d’abord, à titre de preuve de concept, un circuit prototype composé des détecteurs de rayonnement a été fabriqué dans la technologie de processus CMOS (Complementary Metal-Oxide-Semiconductor) 350 nm et testé selon deux méthodologies : les tests Single Event Upset (SEU)/MCU induits électriquement et les tests au laser pour les Single Event Effect (SEE). Les résultats des mesures sur silicium confirment le bon fonctionnement du circuit, détectant des événements uniques et multiples insérés à différentes positions des plans de détection évalués. Dans un deuxième temps, une SRAM de données/détection de 32 kb entrelacée a été conçue dans la technologie de 28 nm FD-SOI (Fully Depleted Silicon On Insulator) et testée à l’aide de simulations après la mise en page. Les résultats confirment le bon fonctionnement des cellules de données et de détection de la mémoire, détectant également des événements uniques et multiples insérés à différentes positions du réseau mémoire. En raison de sa nature personnalisable, la méthode proposée permet de varier le nombre de cellules de détection ajoutées en visant l’équilibre entre la robustesse et les surcoûts. Dans la dernière étape, un outil a été développé pour générer automatiquement la mise en page du cœur d’une SRAM résistante aux radiations, facilitant ainsi l’application de cette nouvelle approche et offrant une gamme de tailles et deconfigurations de protection. En considérant le rapport entre le nombre de cellules de données et de détection utilisées dans la SRAM conçue dans ce travail (50%), la méthode de détection peut fournir une probabilité de détection des MCU dans un plan de mémoire qui peut approcher les 100%. Les nouveaux défis découlant de l’augmentation du taux de MCU dans les nœuds modernes bénéficient de cette nouvelle méthode validée dans ce travail, car avec l’augmentation du nombre d’événements dans un plan de mémoire, la probabilité de détecter un événement augmente également.