Roteamento de circuitos VLSI

Abstract

Roteamento é a etapa do fluxo de geração de circuitos integrados onde são realizadas as interconexões entre os diferentes elementos do circuito. Está incluído na etapa de síntese física, que trata da construção do leiaute, uma informação geométrica na qual são representados os transistores e suas interconexões. O roteamento assume grande importância devido à crescente influência das interconexões no atraso total do circuito e o acréscimo de área que um circuito de difícil roteamento pode gerar. Além disto, o tempo de execução costuma ser um fator limitante que impede que algoritmos que possibilitem maiores otimizações sejam usados. Diante disto, este trabalho tem como objetivo o desenvolvimento de uma ferramenta para roteamento global e detalhado de circuitos integrados, que seja capaz de rotear circuitos com grande número de elementos com um bom compromisso entre qualidade de roteamento e tempo de execução. Outro objetivo é desenvolver uma ferramenta para roteamento intracell utilizada na geração de bibliotecas de células. Para atingir os objetivos propostos foi necessário desenvolver soluções adequadas a cada uma das etapas do fluxo de roteamento. O algoritmo para roteamento intracell incluindo uma fase de otimização obtém ganho de 0,2% em relação à solução sem otimização desempenhando um papel importante na geração de bibliotecas de células melhores. Quanto ao roteamento detalhado, os resultados indicam a viabilidade do algoritmo quando comparado ao Rotdl, obtendo circuitos com wirelength equivalente em 50% menos tempo. Com relação ao roteador global o algoritmo desenvolvido é bastante eficiente, entretanto a conexão com o roteador detalhado ainda é muito incipiente. Por fim, este trabalho foi integrado à ferramenta de síntese física ASTRAN, do GME, colaborando para o aperfeiçoamento do seu fluxo de geração automática.

Routing is the step in the generation flow of integrated circuits, in that are held the interconnections between different circuit elements. It‟s included in Physical Synthesis step that builds the layout, a geometric information in which are represented the transistors and its interconnections. Routing is very important due to the growing influence of the interconnections in total delay of the circuit and the addition in area that a circuit with difficult routing can generate. Moreover, the execution time is often a limiting factor that prevents algorithms that allow more optimizations to be used. Therefore, this paper aims to develop a tool for global and detailed routing of integrated circuits, which must be able to route circuits with large number of elements with a good compromise between quality of routing and execution time. Another goal is to develop a tool for intracell routing used in the generation of cell libraries. To achieve the proposed objectives was necessary to develop appropriate solutions to each stage of the routing flow. The algorithm for intracell routing including an optimization phase obtains gain of 0.2% compared to the solution without optimization playing an important role in the generation of better library cells. For detailed routing, the results indicate the feasibility of the algorithm when compared to Rotdl, obtaining equivalent wirelength in 50% less time. The global router algorithm is very efficient, however the connection with the detailed router is still incipient. Finally, this work was integrated into the physical synthesis tool ASTRAN of GME, contributing to the improvement of the automatic generation flow.