Reliability evaluation of finFET-based SRAMs in the presence of resistive defects

Abstract

The development of Fin Field Effect Transistor (FinFET) has made possible the continuous scaling-down of Complementary Metal-Oxide-Semiconductor (CMOS) technology, overcoming issues caused by the Short-Channel Effects. In parallel, the increasing need to store more and more information has resulted in the fact that Static Random-Access Memories (SRAMs) occupy a great part of integrated systems. Manufacturing process deviations have introduced different types of defects, strong and weak, that directly affect the SRAM’s reliability, causing different faults. One of the main factor that reduces the reliability and the lifetime of the FinFET-based SRAMs are the weak resistive defects. Weak resistive defects are considered the most important cause of test escapes, since opposing the strong resistive defects, that is easily detectable, weak defects require more than one consecutive operation for being propagated at logic level. In this context, this work investigates resistive defect implications on the reliability of FinFET-based SRAMs along with the combined effects of ionizing particle impacts in the SRAM transistors considering the presence of such resistive defects. Firstly, a study on functional implications regarding manufacturing resistive defects in FinFET-based SRAMs is presented. In more detail, a complete analysis of static and dynamic fault behavior is performed through electrical simulations of FinFET-based SRAMs considering different technological nodes. The results show that the sensitivity to this kind of defect is related to the size of technology, in which higher technological nodes are more sensitive to open defects and smaller technologies are sensitive to bridge defects. Secondly, a TCAD model of a FinFET-based SRAM cell was developed in order to allow the evaluation of cell sensitivity to ionizing particles causing Single Event Upsets (SEUs). In this part of the work was developed a new model representing ion strike in FinFET-based SRAM cells. Then, SPICE simulations were performed considering the current pulse parameters obtained with TCAD. Finally, weak resistive defects are injected into the FinFET-based SRAM cell. Results show that weak defects may have either a positive or negative influence on the cell reliability, depending on the position where it is, against SEUs caused by ionizing particles.

O desenvolvimento do Fin Field Effect Transistor (FinFET) tornou possível a redução contínua da tecnologia Complementary Metal-Oxide-Semiconductor (CMOS), contornando os problemas causados pelos efeitos de canal curto. Paralelamente, a crescente necessidade de armazenar grande quantidade de informação resultou no fato de que Static Random-Access Memories (SRAM) ocupam grande parte dos sitemas integrados. A variabilidade dos processos de fabricação pode causar vários tipos de defeitos, fortes e fracos, que afetam diretamente a confiabilidade de SRAMs, propagando diferentes tipos de falhas. Um dos principais fatores que reduzem a confiabilidade e a vida útil das SRAMs baseadas em FinFET são os defeitos resistivos fracos. Os defeitos resistivos fracos são considerados a causa mais importante de "test escape", pois ao contrário dos defeitos resistivos fortes, que são facilmente detectáveis, os defeitos fracos requerem mais de uma operação consecutiva para serem propagados em nível lógico Neste contexto, além da investigação dos defeitos resistivos fracos, este trabalho propõe investigar os efeitos de impacto de partículas ionizantes na confiabilidade de SRAMs baseadas em FinFET na presença destes defeitos. Primeiramente, é apresentado um estudo das implicações funcionais de defeitos resistivos de manufatura em SRAMs baseadas em FinFET. Mais detalhadamente, uma análise completa do comportamento de falha estática e dinâmica é realizada por meio de simulações elétricas em um bloco de memória SRAM baseado em tecnologia FinFET, considerando diferentes nós tecnológicos. Os resultados mostram que o grau de sensibilidade ao tipo de defeito está relacionado ao tamanho da tecnologia, sendo que nodos tecnológicos maiores são mais sensíveis a defeitos de circuito aberto (open) e tecnologias menores são mais sensíveis a defeitos de curto circuito (bridges). Posteriormente, um modelo TCAD de uma célula SRAM baseada em FinFET foi desenvolvido para permitir a avaliação do impacto de partículas ionizantes que causam o Single Event Upsets (SEUs). Nesta parte do trabalho, foi desenvolvido um novo modelo de curva para a representar o ataque iônico em células SRAM baseadas em FinFET. Em seguida, foram realizadas simulações SPICE considerando os parâmetros do pulso de corrente obtidos com o simulador TCAD. Finalmente, defeitos resistivos fracos foram injetados na célula SRAM baseada em FinFET. Os resultados mostram que defeitos fracos podem ter uma influência positiva ou negativa na confiabilidade das células contra SEUs causados por impacto de partículas ionizantes.