Design flow methodology for Radiation hardening by Design CMOS Enclosed Layout Transistor based standard cell library for aerospace applications

Abstract

Applications exposed to incidence of ionizing radiation, such as aerospace applications, may have their performance and reliability degraded by the interaction of high-energy ions. Thus, applications exposed to incidence levels of such ions can be severely affected over time. In these cases, hardening techniques are required for the proper operation of those devices when subject to harsh environments. Unfortunately, Brazil does not produce radiation-tolerant integrated circuits and, over time, the lack of this expertise not only hinder R&D opportunities but also drastically increases the costs of buying hardened and reliable circuits. For the most part, the increase occurs because in the overwhelming major- ity of cases these circuits are subjected to territorial regulations by other countries or have restricted availability (proprietary right) or are only discussed within academic institutions. To synthesize complex circuits as, for example, Application Specific Integrated Circuits - ASICS, the use of an automated design flow is inherently necessary mainly due to a huge number of transistors, reaching, in some cases, the order of some billions. To face the lack of reliable foundry-provided Radiation-Hardening by Design (RHBD) cell libraries, this thesis promotes a complete RHBD flow methodology employing enclosed-layout transistors (ELTs) and guard rings, transparent to the designer, and fully compatible with commercial CAD tools and standard fabrication processes (Continue). The proposed flow includes the automated calculation of the effective aspect ratio ( W/L ) of the ELTs, promoting state-of- the-art improvements to key points of the ICs design flow such as the template proposal for digital cells, as well as its series and parallel arrangements. Moreover, it also covers employing for the first time, for the sake of our knowledge, the calculation of PN ratio and output buffers dimension using Logical Effort (LE) methodology, i.e., time optimization approach with enclosed devices. To validate the proposed methodology test structures, enclosing single n,pMOS devices, series and parallel arrangements, inverter cells, ring oscillators, and output buffers, were fabricated in two different technology nodes ( 600 nm and 180 nm ). Subsequently to their electrical characterization, they were compared to SPICE simulations and, after irradiated, the increase in the leakage current and shift in the threshold voltage were compared with related works. Besides, two silicon-proven case studies presented fully functional behavior under typical conditions even after 500 krad of absorbed dose, achieving success in the radiation test. The results and experimental data indicate that the radiation tolerant cells designed with the proposed flow are feasible to implement and their hardness degree is in accordance with the findings in the literature, where the transistors and circuits were manually designed. Therefore, the novel methodol- ogy of automated design flow is an elegant solution to efficiently reduce time and costs for the development of RHBD devices for sensitive applications in harsh environments, consolidating the proposed thesis and contributing with the ability to tape-out such circuits in the Brazilian semiconductor industry.

Aplicações sujeitas à incidência de radiação ionizante, tais como aplicações aeroespaciais, podem ter sua performance e confiabilidade afetadas devido à interação de íons de alta energia. Para estes casos, a aplicação de técnicas de tolerância à radiação são necessárias a fim de possibilitar o funcionamento prolongado de dispositivos em ambientes sujeitos à incidência de tais íons. Infelizmente, o Brasil não produz dispositivos tolerantes à radiação, o que, no presente momento, não somente prejudica a pesquisa e desenvolvimento destes equipamentos, como aumenta drasticamente seu custo de produção. Em sua grande maioria, esses empecilhos e aumento de custo ocorrem devido às taxas alfandegárias e de importação entre países; por se tratar de propriedade intelectual (patentes registradas); ou, ainda, por serem apenas abordadas no âmbito acadêmico. Como alternativa a esse conjunto de demandas, esta tese apresenta um fluxo de projeto para o desenvolvimento e síntese de circuitos tolerantes à radiação utilizando dispositivos de gate fechado (ELTs). O fluxo proposto visa a síntese de circuitos digitais complexos, com um grande número de transistores, na ordem de alguns bilhões. Por este motivo, esta tese implementa a automatização do cálculo da razão de aspecto ( W/L ) dos ELTs, possibilitando que a síntese seja transparente para o projetista e totalmente compatível com as ferramentas de projeto comerciais. A proposta de fluxo de projeto possui vários aspectos inovadores como, por exemplo, o template para células digitais e sua organização em arranjos em série e paralelo (continua). Ademais, de acordo com nosso conhecimento, aplicando também o método do Logical Effort (LE) pela primeira vez no contexto dos ELTs, tanto no cálculo da razão PN quanto no dimensionamento de buffers de saída. Para a validação da tese proposta foram fabricadas estruturas de teste com dispositivos de gate fechado, tanto n como pMOS, arranjos em série e paralelo, células inversoras, osciladores em anel e buffers de saída em dois nós tecnológicos distintos ( 600 nm e 180 nm ). A caracterização elétrica dos dispositivos foi comparada às simulações elétricas SPICE e, após estresse de radiação, seu incremento na corrente de fuga e desvios na tensão de threshold foram analisados e comparados com base em trabalhos relacionados. Ambos os chips de teste tiveram sua funcionalidade integralmente verificada já na primeira rodada de fabricação em silício, dentro das margens de tolerância e condições típicas de funcionamento, atingindo sucesso no teste de radiação mesmo após 500 krad de Dose . Os resultados e dados experimentais indicam que as células tolerantes projetadas através do fluxo proposto têm sua implementação viável e o nível de tolerância obtido está de acordo com os referenciados na literatura, nos quais os dispositivos e circuitos são projetados manualmente. Portanto, a nova proposta de projeto de fluxo automatizado é uma solução elegante para a redução, de forma eficiente, de tempo e custo no desenvolvimento de dispositivos tolerantes para aplicações sensíveis à radiação, consolidando a tese proposta e contribuindo para a habilidade de produção de dispositivos tolerantes na indústria Brasileira de semicondutores.