Impacto da variabilidade de processo e das falhas transientes em diferentes arranjos de transistores

Abstract

Devido às limitações físicas encontradas nos dispositivos MOSFET, foi necessário introduzir a tecnologia FinFET para dar continuidade ao dimensionamento tecnológico abaixo de 22nm. A evolução no processo de fabricação dos circuitos integrados resultou em dispositivos cada vez menores e tornou a etapa de litografia cada vez mais complicada. Além disso, mesmo a nível da Terra, circuitos integrados estão expostos a diferentes fontes de radiação. Todos esses fatores prejudicam a confiabilidade dos circuitos e podem causar um desvio no comportamento esperado. Isso enfatiza a importância de criar novas diretrizes capazes de lidar com os desafios impostos pelo desenvolvimento tecnológico. Algumas portas lógicas podem ser projetadas utilizando diferentes topologias de transistores. É sabido que diferentes combinações de transistores, que implementam a mesma função lógica, apresentam diferentes características elétricas e físicas, bem como comportamentos distintos sob os efeitos da variabilidade de processo e falhas de radiação. Por este motivo, este trabalho analisa o impacto da variabilidade de processo e de falhas transientes considerando diferentes arranjos de transistores. Esses arranjos consideram portas lógicas complexas e portas lógicas básicas em multi-nível. Todas as análises consideram o Process Design Kit de 7nm em FinFET da ASAP. Em condições nominais, para obter diminuição nos atrasos de propagação e no consumo de potência, a melhor opção é escolher os arranjos de portas complexas. Por outro lado, quando o comportamento das portas lógicas é investigado com efeitos de radiação ou de variabilidade de processo, os arranjos de portas lógicas básicas em multi-nível se tornam mais promissores. O conjunto de informações apresentado neste trabalho ajuda os projetistas a escolherem a melhor topologia dependendo do foco de aplicação.

Due to the physical limitations found in MOSFET devices, it was necessary to introduce FinFET technology to continue the technology scaling below 22nm. The evolution in the manufacturing process of integrated circuits has resulted in increasingly smaller devices and made the lithograph stage increasingly complicated. Moreover, even at Earth level, integrated circuits are exposed to different sources of radiation. All of these factors impair the reliability of the circuits and may cause a deviation in expected behavior. This emphasizes the importance of creating new guidelines capable of dealing with the challenges posed by technological development. Some logic gates can be designed using different transistor topologies. It is known that different combinations of transistors, which implement the same logic function, present different electrical and physical characteristics, as well as different behaviors under the effects of process variability and radiation faults. For this reason, this work analyzes the impact of process variability and transient faults considering different transistor arrangements. These arrangements consider complex logic gates and multi-level basic logic gates. All analyzes consider the FinFET 7nm Process Design Kit from ASAP. At nominal conditions, for a reduction in propagation delays and power consumption, the best option is to choose the complex gate arrangements. On the other hand, when the behavior of logic gates is investigated with radiation effects or process variability, the multi-level basic gates arrangements become more promising. The set of information presented in this paper helps designers to choose the best topology depending on the application focus.