Análise de eficiência, cobertura de erros e custos da técnica de TMR heterogêneo em um processador VLIW

Abstract

O aumento da integração de componentes eletrônicos torna-os também mais suscetíveis a falhas transientes causadas por radiação, até mesmo quando tais componentes se encontram dentro da atmosfera terrestre. Assim, é necessário o uso de técnicas para prevenir danos causados em sistemas críticos, como missões espaciais, extração de petróleo, aviação civil, carros inteligentes, entre outras. Entretanto, existem aplicações que atendem nichos específicos e possuem diferentes características, tendo um foco maior na redução do consumo de potência ou uma necessidade maior de tolerar falhas, ou seja, algumas aplicações precisam um maior nível proteção que outras. Devido aos problemas citados acima, este trabalho visa aplicar técnicas de tolerância a falhas em um processador VLIW, arquitetura que utiliza ILP (Instruction Level Paralallelism) para atingir maior desempenho. Mais especificamente, implementa, em VHDL, a técnica de Redundância Modular Tripla Heterogênea ao processador VLIW ρ-VEX, utilizando diferentes variações de sua microarquitetura. Sempre considerando um conjunto de três aplicações: é capaz de proteger a mais crítica com a técnica TMR, uma segunda aplicação menos crítica com a técnica DMR e uma aplicação executando sem proteção. Foram realizadas análises de custo em termos de performance, consumo energético e cobertura de erros utilizando ferramentas de validação e simuladores.

The increasing integration of electronic components also increases the likelihood of single event upsets due to radiation, even when said components are within the Earth’s atmosphere. Therefore, techniques are needed to prevent damage caused to critical systems, such as space missions, oil extraction, aviation, smart cars, among others. However, there are applications with distinct characteristics, aimed to reduce power consumption or that need higher fault tolerance, meaning that some applications may need a higher level of protection against faults than others. This paper makes use of fault tolerance techniques in a VLIW processor, an architecture that uses ILP (Instruction Level Parallelism) to achieve a higher performance. More precisely, we implemented, in VHDL, the Heterogeneous Triple Modular Redundancy technique to the ρ-VEX softcore processor, using different variations of its micro architecture. It always works with a set of 3 applications, by protecting the most critical one using the TMR technique; the second, which demands less protection, using DMR; and the last, which executes without any protection. We analyze the cost in terms of performance, energy consumption and fault coverage, using specific tools for validation and wave simulation.