Monotonic buffer insertion

Abstract

This document presents a multi-objective approach to buffer insertion. Our concept is applied to simple-cells-based circuits, extracted from AIGs. Node count minimization in AIGs tends to increase the logic sharing, which may imply in some fanout violations. The subsequent fanout limiting step can be used to determine more than just a fanout abiding cell, if few physical aspects are taken into consideration. The proposed method simultaneously provides preferential treatment to global critical paths and builds a placement-aware buffer structure.

Este documento apresenta um conjunto de algoritmos que formam uma abordagem multiobjetivo para inserção de buffers. O conceito é aplicado a circuitos baseados em células simples, obtidos a partir de AIGs. A minimização de nodos em AIGs costuma aumentar o compartilhamento lógico, que pode implicar em violações de fanout. O passo de limitação de fanout subsequente pode definir mais do que uma célula com fanout restrito, se alguns aspectos físicos são levados em consideração. O método proposto limita o fanout da célula enquanto provendo tratamento especial para caminhos críticos globais e construindo uma árvore de inversores para limitação de fanout com conexões baseadas em posição.