Show simple item record

dc.contributor.advisorBampi, Sergiopt_BR
dc.contributor.authorDalcin, Felipe Vogelpt_BR
dc.date.accessioned2014-08-26T09:26:48Zpt_BR
dc.date.issued2014pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/101898pt_BR
dc.description.abstractThe new video compression standard High Efficiency Video Coding (HEVC) contains a variety of new encoding tools to provide higher compression rate compared to previous H.264/AVC standard. The higher compression rate achieved in HEVC results in an increase in computational complexity for video encoding and decoding. The need to encode and decode ultra-high definition video sequences under real-time constraints demands hardware architectures to accelerate execution time of certain HEVC tools, due to their high computational complexity and to the huge amount of data that needs to be processed. In this work we discuss the complexity of HEVC tools and we propose a hardware architecture for Deblocking Filter. We discuss in details the implementation of the hardware datapaths that implement the filtering conditions and the filtering operations, as well as the control unit of our architecure.en
dc.description.abstractO novo padrão de compressão de video HEVC (High Efficiency Video Coding) contém uma variedade de ferramentas de codificação que fornecem taxas de compressão mais altas em comparação com o antigo padrão H.264/AVC. As taxas de compressão mais altas atingidas pelo HEVC resultam em um aumento da complexidade computacional para codificar e decodificar vídeo. A necessidade de codificar e decodificar vídeos de definição ultra alta (UHD) atendendo a restições de aplicações tempo-real exigem que arquiteturas de hardware sejam desenvolvidas para acelerar o tempo de execução de algumas ferramentas do HEVC, devido a suas altas complexidades computacionais e ao grande volume de dados que necessita ser processado. Neste trabalho, nós discutimos algumas das ferramentas do HEVC e as complexidades de algumas delas, a fim de propor uma arquitetura para o filtro de deblocagem (Deblocking Filter). Nós discutimos em detalhes a implementação dos datapaths do hardware que implementam as condições e operações de filtragem, além da unidade de controle de nossa arquitetura.pt_BR
dc.format.mimetypeapplication/pdf
dc.language.isoengpt_BR
dc.rightsOpen Accessen
dc.subjectDigital video codingen
dc.subjectMicroeletrônicapt_BR
dc.subjectHigh efficiency video coding standarden
dc.subjectSistemas embarcadospt_BR
dc.subjectDeblocking filteren
dc.subjectHardware architectureen
dc.titleA deblocking filter architecture for high efficiency video coding standard (HEVC).pt_BR
dc.typeTrabalho de conclusão de graduaçãopt_BR
dc.contributor.advisor-coDiniz, Claudio Machadopt_BR
dc.identifier.nrb000931907pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentInstituto de Informáticapt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date2014pt_BR
dc.degree.graduationEngenharia de Computaçãopt_BR
dc.degree.levelgraduaçãopt_BR


Files in this item

Thumbnail
   

This item is licensed under a Creative Commons License

Show simple item record