• Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools 

      Matos, Jody Maick Araujo de (2014) [Dissertação]
      This master’s thesis introduces a set of graph-based algorithms for obtaining reduced transistor count VLSI circuits using simple cells. These algorithms are mainly focused on minimizing node count in AIG representations ...
    • Redução de congestionamento em roteamento global de circuitos VLSI 

      Nunes, Leandro de Morais (2013) [Dissertação]
      O Roteamento Global é responsável pelo planejamento da distribuição dos meios de interconexão dentro da área do circuito. Dentro da fase do projeto de circuitos conhecida como Síntese Física, essa fase situa-se após a etapa ...
    • Satisfiability-based covering of AIGs using KL-cuts 

      Peralta, Renato Donizete (2024) [Tese]
      The rapid advancement of Very-large-scale integration (VLSI) silicon integration has revolutionized the electronics industry, enabling the integration of billions of transistors into a single integrated circuit. This ...