Arquitetura de hardware para transformada rápida de Fourier aplicada ao tratamento de sinais do sistema nervoso

Abstract

O trabalho faz um estudo dos sinais nervosos provenientes da medula espinhal. Determinar as características desses sinais é importante para entender seu mecanismo de ação e a forma de processá-los. O processamento destes sinais foi considerado para se obter o seu espectro no domínio frequência, haja vista as vantagens do uso deste em relação ao domínio do tempo. A transformada para os espectros de frequência deve ser realizada com uso de algoritmos rápidos que processem as amostras do sinal. A descrição de um algoritmo de Fast Fourier Transform em VHDL (Very High Speed Integrated Circuit Hardware Description Language) foi a primeira parte prática do trabalho. A validação deste hardware, sua síntese lógica e mapeamento para portas lógicas CMOS foram os passos seguintes. Neste trabalho foram aplicadas as células de portas lógicas MOS desenvolvidas com regras de 65nm no nível de layout pelo próprio autor e que foram caracterizadas no grupo de pesquisa para operação em tensões de alimentação ultra-baixas. A característica principal do trabalho foi que o hardware CMOS da Transformada Rápida foi sintetizado para operar com baixíssimo consumo de potência, pela operação da lógica em regime near-threshold, com alimentação baixa, reduzida até a 450mV nominal. O alvo de frequência de operação utilizado na síntese foi baixo, da ordem de 1 MHz, para economizar energia. Os resultados da síntese lógica apresentados nesta monografia são discutidos em termos de compromisso tensão de alimentação e potência do circuito da transformada rápida de Fourier. O comportamento do circuito com variações de temperatura, operando a tensões baixas, também foi analisado. A operação em tensão reduzida de 0.45V de alimentação foi demonstrada e analisada ao final do trabalho.

The work is a study of nerve signals from the spinal cord. To determine the characteristics of these signals is important in order to understand their mechanisms of action and how to process them. The digital processing of signals was considered in order to obtain their frequency domain spectrum, given the advantages of using this domain with respect to the time domain. The conversion to the frequency spectra must be performed using fast algorithms. The description of a Fast Fourier Transform algorithm in VHDL (Very High Speed Integrated Circuit Hardware Description Language) was the first part of this practical design work. The validation of this hardware and its logic synthesis and mapping to CMOS logic gates were the following steps. In this design static MOS logic gates developed by the author at the layout level with 65nm CMOS design rules were used. They were characterized in our research group to operate at ultra-low supply voltages. The main design characteristics of this work is that the Fast Fourier Transform CMOS hardware was synthesyzed to operate at a very low power consumption level, through the near-threshold logic operation for ultra low Vdd down to 450mV. The target operating frequency for the design in low, around 1 MHz, to save switching energy. The logic synthesis results presented in this work are discussed in terms of the compromise between supply voltage, area and power consumed by the FFT CMOS circuit. The temperature behavior at low Vdd is also analyzed for the circuit. The operation down to 0.45V supplies was demonstrated and analyzed at the end of the monography.