GRASP-based design space exploration for high-level synthesis: optimizing FPGA directives and target fequencies

Abstract

Field-Programmable Gate Arrays (FPGAs) are reconfigurable hardware platforms known for their high performance and energy efficiency, making them ideal for accelerating com putational workloads in areas such as machine learning, signal processing, and embedded systems. Programming FPGAs, however, traditionally requires using Hardware Descrip tion Languages (HDLs), which is complex, slow, and requires specialized knowledge in low-level logic design. High-Level Synthesis (HLS) was developed to simplify the programming of digital circuits in general, including FPGAs, by enabling the use of high level programming languages, such as the C programming language, making FPGA de velopment more approachable for software developers. Despite this advantage, HLS still requires significant expertise, particularly when it comes to optimizing designs for performance and resource usage. Achieving efficient FPGA designs often demands manual intervention to introduce synthesis optimization directives, which leads to long optimization cycles and compromises the productivity gains. To mitigate this, Design Space Exploration (DSE) heuristics have been proposed to automate the exploration of different optimization configurations. In this work, we propose a DSE heuristic based on Generic Randomized Adaptive Search Procedures (GRASP), which automatically explores combinations of HLS directives and target frequencies to optimize FPGA designs. Unlike most existing approaches, our method integrates target frequency as an optimization knob alongside HLS directives, enabling a more comprehensive exploration of the design space. Additionally, we will compare the exploration results with and without target frequency exploration to evaluate whether incorporating frequency exploration provides significant benefits in terms of de sign efficiency and performance

Field-Programmable Gate Arrays (FPGAs) são plataformas de hardware reconfiguráveis conhecidas por seu alto desempenho e eficiência energética, o que as torna ideais para acelerar cargas de trabalho computacionais em áreas como aprendizado de máquina, pro cessamento de sinais e sistemas embarcados. No entanto, programar FPGAs tradicional mente exige o uso de Linguagens de Descrição de Hardware (HDLs), o que é complexo, demorado e requer conhecimento especializado em design lógico de baixo nível. ASíntese de Alto Nível (High-Level Synthesis- HLS) foi desenvolvida para simplificar a programação de circuitos digitais em geral, incluindo FPGAs, ao permitir o uso de lin guagens de programação de alto nível, como a linguagem C, tornando o desenvolvimento para FPGAs mais acessível para desenvolvedores de software. Apesar dessa vantagem, o uso de HLS ainda exige um conhecimento significativo, especi almente na otimização de projetos para desempenho e uso de recursos. Projetos eficientes geralmente requerem intervenções manuais para introdução de diretivas de otimização de síntese, o que leva a ciclos longos de otimização e compromete os ganhos de produtivi dade. Para mitigar esse problema, heurísticas de Exploração do Espaço de Projeto (De sign Space Exploration- DSE) têm sido propostas para automatizar a busca por diferentes configurações de otimização. Neste trabalho, propomos uma heurística de DSE baseada em Procedimentos Genéricos de Busca Adaptativa Randomizada (GRASP), que explora automaticamente combinações de diretivas HLS efrequências alvo para otimizar projetos em FPGA. Diferente da maioria das abordagens existentes, nosso método integra a frequência alvo como um parâmetro de otimização junto às diretivas HLS, permitindo uma exploração mais abrangente do espaço de projeto. Além disso, comparamos os resultados da exploração com e sem o uso da frequência como variável de otimização, avaliando se sua inclusão traz benefícios significativos em termos de eficiência e desempenho dos projetos.