Mostrar registro simples

dc.contributor.advisorNazar, Gabriel Lucapt_BR
dc.contributor.authorFerreira, Arthur Kassickpt_BR
dc.date.accessioned2024-03-07T05:01:53Zpt_BR
dc.date.issued2024pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/272996pt_BR
dc.description.abstractVirtualização de funções de rede (NFV) é uma prática que vem recebendo um grau crescente de adoção pela indústria de telecomunicações pelo potencial de eliminar a necessidade de hardware dedicado. Implementações iniciais em software sofreram com grande perda de desempenho, fomentando pesquisas em plataformas de virtualização de maior desempenho. Como alternativa está a implementação de funções de redes virtualizadas (VNFs) em FPGAs, que combinam a flexibilidade das Central Processing Units(CPUs) com a performance exigida para redes de alta velocidade. Contudo, o avanço da utilização de Field Programmable Gate Arrays (FPGAs) na área de NFVs esbarra na necessidade de que a malha do FPGA tenha um alto grau de ocupação de recursos para que se tire todo o potencial da tecnologia. Ferramentas atuais de particionamento de FPGAs não levam em consideração a presença do dispositivo FPGA numa rede conectada a outros dispositivos FPGAs, o que pode levar a desperdícios e utilização subótima de seus recursos. Este trabalho tem como principal objetivo o desenvolvimento de uma heurística de particionamento ciente de topologia, a qual busca maximizar a alocação de requisições de rede nos FPGAs pelo emprego de um algoritmo genético. exemplo (NIEMIEC et al., 2020)pt_BR
dc.description.abstractNetwork Function Virtualization (NFV) is a practice with growing adoption by the telecommunication industry due to its potential to eliminate dedicated hardware. Initial implementations in software suffered a great loss of perfomance, which sparked research into virtualization platforms with improved performance. Among the alternatives is the implementation of Virtualized Network Functions (VNFs) in FPGA, which combines the flexiblity of CPUs with the desired performance of the high speed networks. However, the expansion of FPGA adoption in the field of NFVs is barred by the necessity of high utilization of the FPGA fabric to extract the full potential of the technology. The current FPGA partitioning toolset does not take into account the presence of the FPGA device in a network with other FPGAs, which may result in waste of resources and suboptimal utilization of the device. This work’s major objective has been the development of a topology-aware partitioning heuristic which seeks to maximize the allocation of network requests on the FPGAs thorugh the utilization of a genetic algorithm.en
dc.format.mimetypeapplication/pdfpt_BR
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.subjectFPGApt_BR
dc.subjectNFVen
dc.subjectVNFen
dc.subjectTopologia de redespt_BR
dc.subjectVirtualização de funções de redept_BR
dc.subjectPartitioningen
dc.subjectTopologyen
dc.subjectGenetic Algorithmen
dc.subjectField Programmable Gate Arrayen
dc.titleOtimização ciente de topologia do particionamento de FPGAs para alocação de funções virtualizadas de redept_BR
dc.title.alternativeTopology-aware FPGA partitioning optimization for the allocation of virtualized network functions en
dc.typeTrabalho de conclusão de graduaçãopt_BR
dc.identifier.nrb001197749pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentInstituto de Informáticapt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date2024pt_BR
dc.degree.graduationCiência da Computação: Ênfase em Engenharia da Computação: Bachareladopt_BR
dc.degree.levelgraduaçãopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples