Mostrar registro simples

dc.contributor.advisorDiniz, Claudio Machadopt_BR
dc.contributor.authorFraga, Lucas Mariano Leipnitz dept_BR
dc.date.accessioned2023-11-25T03:27:30Zpt_BR
dc.date.issued2023pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/267665pt_BR
dc.description.abstractPadrões de codificação de vídeo vêm sido desenvolvidos desde 1980 com o intuito de definir as formas que um vídeo deve ser comprimido e são necessários para que codificadores e decodificadores possam se comunicar, além de definirem técnicas extremamente eficientes de compressão de vídeo. Recentemente eles se provam cada vez mais essenciais para o envio de vídeos pela rede ou armazenamento de forma eficiente em tempos onde aplicações de vídeo aumentam cada vez mais, principalmente por conta dos serviços de streaming e vídeo conferência. Por conta deste aumento de demanda por maior eficiência de compressão, padrões de codificação estão se tornando cada vez mais complexos e custosos principalmente para execução em software e, cada vez mais, investimentos em aceleradores de hardware se tornam mais comuns e necessários, tanto para o armazenamento viável de quantidades massivas de vídeos, quanto para transmissões de vídeos de alta qualidade, como Full HD, QHD e UHD, em taxas de transmissão confortáveis para o espectador, como 30 fps ou 60. Este trabalho apresenta uma arquitetura de acelerador de hardware com módulos especializados para o processo de predição intra-quadro do Versatile Video Coding, o mais novo padrão de codificação de vídeo da JVET.pt_BR
dc.description.abstractVideo coding standards have been developed since the 1980s with the purpose of defining how a video should be compressed. They are necessary for encoders and decoders to communicate effectively. Recently, they have proven to be increasingly essential for sending videos over networks or efficiently storing them. This is particularly crucial as video applications continue to grow, primarily due to streaming services and video conferencing. Due to the rising demand for greater video compression efficiency, video coding standards have become more intricate and resource-intensive, especially for software execution. Consequently, investments in hardware accelerators have become more common and necessary. These accelerators are crucial for both the viable storage of massive amounts of videos and the transmission of high-quality videos, such as Full HD, QHD, and UHD, at comfortable frame rates for viewers, like 30 fps or 60 fps.This work introduces a hardware accelerator architecture with specialized modules for the intra-frame prediction process of the latest video coding standard from JVET, the Versatile Video Coding (VVC).en
dc.format.mimetypeapplication/pdfpt_BR
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.subjectCodificacao : Video digitalpt_BR
dc.subjectVVCen
dc.subjectCompressao : Videopt_BR
dc.subjectHardare acceleratoren
dc.subjectProcessamento de vídeospt_BR
dc.titleAcelerador de hardware com arquitetura de módulos especializados para predição intra-quadro do versatile video codingpt_BR
dc.title.alternativeHardware accelerator with specialized modules architecture for VVC intra-frame prediction en
dc.typeTrabalho de conclusão de graduaçãopt_BR
dc.identifier.nrb001187791pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentInstituto de Informáticapt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date2023pt_BR
dc.degree.graduationCiência da Computação: Ênfase em Ciência da Computação: Bachareladopt_BR
dc.degree.levelgraduaçãopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples