Mostrar registro simples

dc.contributor.advisorNão disponívelpt_BR
dc.contributor.authorJansch, Ingrid Eleonora Schreiberpt_BR
dc.contributor.otherInstitut National Polytechnique de Grenoblept_BR
dc.date.accessioned2009-12-12T04:15:05Zpt_BR
dc.date.issued1985pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/17850pt_BR
dc.description.abstractDans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la propriété vérifiée est séquentielle. Pour la première, nous examinons la conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celles-ci, et des hypothèses de pannes pouvant survenir dans les systèmes aussi bien que dans quelques structures spécifiques de contrôleurs. Les contróleurs "Strongly Language Disjoint" définis ici component la plus large classe qui, associèe à des circuits "sequentially self-checking", permet au système d'atteindre le "TSC goal" sous certaines hypothèses de pannes. Its conservent la propriété "language-disjoint" même en présence de fautes. Des propositions pour la conception de ces contrôleurs sont également données -nous vérifions la possibilité de les construire à partir de blocs combinatoires. Toutes les considárations pratiques sont basáes sur des hypothèses de pannes analytiques.fr
dc.format.mimetypeapplication/pdfpt_BR
dc.language.isofrapt_BR
dc.rightsOpen Accessen
dc.subjectCircuits autotestablesfr
dc.subjectMicroeletrônicapt_BR
dc.subjectCircuits autocontrólablesfr
dc.subjectCircuitos : Auto-testept_BR
dc.subjectContrôleursfr
dc.subjectCodesfr
dc.subjectConception de contrôleursfr
dc.subjectContrôleurs "Strongly Code Disjoint"fr
dc.subjectContrôleurs "Strongly Language Disjoint"fr
dc.subjectTest (en ligne/hors ligne)fr
dc.subjectConception VLSIfr
dc.titleConception de controleurs autotestables pour des hypotheses de pannes analytiquespt_BR
dc.typeTesept_BR
dc.identifier.nrb000103377pt_BR
dc.degree.grantorInstitut National Polytechniquept_BR
dc.degree.localGrenoblept_BR
dc.degree.date1985pt_BR
dc.degree.leveldoutoradopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples