Listar por autor "Rutzig, Mateus Beck"
Mostrando ítems 1-9 de 9
-
Collaborative aware CPU thread throttling and FPGA HLS versioning
(2022) [Tesis de maestría]Warehouses and Cloud Servers have been adopting collaborative CPU-GPU and CPU FPGA architectures as alternatives to enable extra acceleration for applications by parti tioning threads/kernels execution across both devices. ... -
Evaluation of heterogeneous CReAMS
(2014) [Tesinas de grado]Arquiteturas reconfiguráveis são uma alternativa às clássicas organizações superescalares para explorar o paralelismo em nível de instruções em aplicações (ILP, do inglês Instruction Level Parallelism), enquanto que as ... -
Exploiting virtual layers and reconfigurability for FPGA convolutional neural network accelerators
(2023) [Tesis de maestría]Artificial neural networks (ANN) are a solution for many classification problems, from face recognition to malware detection in computer network packets. With great accuracy, ANN algorithms are computationally expansive, ... -
Exploração de diferentes níveis de paralelismo visando a redução da área de processadores embarcados
(2011) [Tesinas de grado]No contexto de sistemas embarcados, este trabalho tem como objetivo estudar as vantagens de se explorar de forma conjunta o paralelismo em nível de instruções e de threads e analisar qual a melhor relação entre a exploração ... -
Gerenciamento automático de recursos reconfiguráveis visando a redução de área e do consumo de potência em dispositivos embarcados
(2008) [Tesis de maestría]A complexidade dos sistemas embarcados está crescendo devido à agregação de funcionalidades em um único dispositivo eletrônico e a heterogeneidade de comportamento das aplicações que compõe estas funcionalidades agrava ... -
Measuring the efficiency of cache memory on Java processors for embedded systems
(2007) [Artículo de periódico]Java, with its advantages as being an overspread multiplatform object oriented language, has been gaining popularity in the embedded system market over the years. However, because of its extra layer of interpretation, it ... -
Método e sistema de simulação em ambiente digital
(2020) [Patente] -
Resource provisioning framework for CPU-FPGA environments with adaptive and synergistic HLS-versioning and DVFS
(2023) [Tesis]Cloud companies have been exploiting CPU-FPGA collaborative environments to accel erate multi-tenant task requests with scalability and maximize resource utilization. In this scope, tasks may be dispatched to CPU and FPGA ... -
A transparent and energy aware reconfigurable multiprocessor platform for efficient ILP and TLP exploitation
(2012) [Tesis]As the number of embedded applications is increasing, the current strategy of several companies is to launch a new platform within short periods, to execute the application set more efficiently, with low energy consumption. ...
