Mostrando ítems 147-152 de 152

    • Transistor level automatic generation of radiation-hardened circuits 

      Lazzari, Cristiano (2007) [Tesis]
      Tecnologias submicrônicas (DSM) têm inserido novos desafios ao projeto de circuitos devido a redução de geometrias, redução na tensão de alimentação, aumento da freqüência e aumento da densidade de lógica. Estas características ...
    • UFRGSPlace : a wirelength driven FPGA placement algorithm 

      Puget, Julia Casarin (2018) [Tesis de maestría]
      FPGAs are semiconductor devices that can be reprogrammed to reach different application requirements after manufacturing. The architecture of an FPGA can be homogeneous, containing only standard blocks of an FPGA, IOs and ...
    • Use of approximate triple modular redundancy for fault tolerance in digital circuits 

      Gomes, Iuri Albandes Cunha (2018) [Tesis]
      Triple Modular Redundancy (TMR) is a well-known mitigation technique, which provides a full masking capability to single faults, although at a great cost in terms of area and power consumption. For that reason, partial ...
    • Utilizando folding no projeto de portas lógicas robustas à variabilidade de processo 

      Guex, Jerson Paulo (2013) [Tesis de maestría]
      Este trabalho visa explorar técnicas de projeto de células que possibilitem a minimização dos efeitos da variabilidade de processo sobre o comportamento elétrico dos circuitos integrados. Para este trabalho foram abordados ...
    • VEasy : a tool suite towards the functional verification challenges 

      Pagliarini, Samuel Nascimento (2011) [Tesis]
      Esta dissertação descreve um conjunto de ferramentas, VEasy, o qual foi desenvolvido especificamente para auxiliar no processo de Verificação Funcional. VEasy contém quatro módulos principais, os quais realizam tarefas-chave ...
    • Voltage scaling interfaces for multi-voltage digital systems 

      Llanos, Roger Vicente Caputo (2015) [Tesis de maestría]
      Multiple Voltage Digital Systems exploit the concept of voltage scaling by applying different supplies to particular regions of the chip. Each of those regions belongs to a power domain and may have two or more supply ...