Análise de Timing funcional de circuitos VLSI contendo portas complexas

Abstract

Este artigo apresenta um conjunto de modelos e procedimentos que permitem a análise de timing funcional de circuitos que contenham portas complexas. Inicialmente, é apresentada uma revisão dos modelos computacionais e dos algoritmos utilizados na análise de timing de circuitos VLSI. A seguir, é proposta uma taxonomia que permite classificar os algoritmos de análise de timing funcional existentes segundo o número de caminhos simultaneamente tratados e segundo o método utilizado para testar a sensibilização dos caminhos. Finalmente, a análise de timing funcional de circuitos que contenham portas complexas e abordada.

This article presents a set of models and procedures for performing functional timing analysis of circuits containing complex gates. Initially, a review on computational models and algorithms for timing analysis is presented. After then, it is proposed a new taxonomy for classifying the existing functional timing analysis algorithms. Such taxonomy classifies the algorithms according to the number of paths simultaneously treated and according to the method used for testing path sensitizability. Finally, the functional timing analysis of circuits containing complex gates is addressed.