Análise e desenvolvimento de placas de circuito impresso de um multimedidor de grandezas elétricas

Abstract

Este trabalho tem por objetivo realizar as etapas necessárias para o desenvolvimento de Placas de Circuito Impresso (PCIs) de um multimedidor de grandezas elétricas antes da sua fabricação e montagem. Primeiramente, determinou-se a disposição mecânica das PCIs, assim como, a localização de componentes mais críticos, como os conectores que interligam as placas e não podem ter sua localização alterada no momento em que é realizado o layout da PCI. Para obter-se esta configuração mecânica foi utilizado o Autodesk® Inventor® Professional 2015 em conjunto com o Altium Designer®. No primeiro software foi possível realizar e visualizar a montagem das placas na caixa do equipamento e no segundo software foram realizadas todas as alterações necessárias na parte dimensional das PCIs. Tendo-se a configuração mecânica das placas do multimedidor, utilizou-se o Altium Designer® para realizar dois layouts da placa frontal a partir do diagrama elétrico já existente do circuito da mesma, aplicando-se estratégias e regras básicas para evitar que perturbações eletromagnéticas entre os componentes do circuito ou do ambiente externo provoquem problemas de funcionamento da PCI e para diminuir custos e possíveis danos nos componentes no momento da montagem destes. No roteamento do primeiro layout das trilhas da PCI, as trilhas localizadas próximas ao microprocessador e em layers diferentes foram colocadas em sentido aleatório com relação às coordenadas do plano, seguindo o método labirinto. Já no segundo layout o roteamento seguiu o método X-Y, em que trilhas próximas ao microprocessador foram colocadas no sentido x do plano se pertenciam ao layer bottom e no sentido y do plano se pertenciam ao layer top. Seguindo-se esta regra conseguiu-se utilizar um menor número de vias e obter-se um maior espaçamento entre as trilhas da PCI. O barramento de dados da memória NAND foi roteado de maneira diferente em cada um dos dois layouts realizados da placa frontal, onde a máxima diferença de tempos de atraso obtida do barramento no primeiro layout foi de 84,8ps enquanto que no segundo layout foi de 37,5ps (2,26 vezes menor em relação ao barramento de dados do primeiro layout).

This work aims to perform the necessary steps for the development of Printed Circuit Boards (PCBs) of a multimeter of electrical quantities before their manufacture and assembly. Firstly, the mechanical arrangement of the PCBs was determined, as well as the location of more critical components such as connectors that interconnect the boards and can not have their location altered at the time the PCB layout is performed. In order to obtain this mechanical configuration, Autodesk® Inventor® Professional 2015 was used in conjunction with Altium Designer®. Using the first software it was possible to perform and visualize the assembly of the boards in the equipment box and using the second software all the necessary changes in the PCBs dimensions were performed. With the mechanical configuration of the multimeter boards, Altium Designer® was used to perform two layouts of the CPU board from the pre-existing electrical circuit diagram, applying strategies and basic rules to avoid that electromagnetic disturbances between the components of the circuit or the external environment cause problems of operation of the PCB and to reduce costs and possible damages in the components when they are assembled. In the routing of the first PCB layout, the traces located near the microprocessor and in different layers were placed in a random direction with respect to the coordinates of the plane, following the maze method. In the second PCB layout the routing followed the X-Y method, in which traces close to the microprocessor were placed in the x direction of the plane if they belonged to the bottom layer and in the y direction of the plane if they belonged to the top layer. Following this rule was used a smaller number of traces and was obtained a greater spacing between the traces of the PCB. The NAND memory data bus was routed differently in each of the two realized layouts of the CPU board, where the maximum delay time difference obtained in the first layout was 84,8ps while in the second layout it was of 37,5ps (2,26 times lower than the data bus of the first PCB layout).