

Conectando vidas Construindo conhecimento



XXXIII SIC SALÃO INICIAÇÃO CIENTÍFICA

Evento	Salão UFRGS 2021: SIC - XXXIII SALÃO DE INICIAÇÃO
	CIENTÍFICA DA UFRGS
Ano	2021
Local	Virtual
Título	Instrumentação para injeção de falhas para síntese de alto
	nível utilizando a plataforma LLVM
Autor	PEDRO HENRIQUE CAPP KOPPER
Orientador	GABRIEL LUCA NAZAR

Instrumentação para injeção de falhas para síntese de alto nível utilizando a plataforma LLVM

Pedro Henrique Capp Kopper Orientador: Gabriel Luca Nazar Universidade Federal do Rio Grande do Sul

Visando facilitar o desenvolvimento de aplicações em FPGA tolerantes a falhas que utilizem síntese de alto nível (HLS), foi desenvolvida uma ferramenta capaz de injetar falhas nesses designs em nível de representação intermediária. Por ser agnóstica à arquitetura, essas campanhas podem ser executadas em processadores x86, mais facilmente disponíveis, com maior velocidade, reduzindo o tempo de verificação. Para isso, foi desenvolvida uma passada para a plataforma de compilação LLVM que instrumenta a representação intermediária gerada pela suíte de HLS LegUp, simulando a ocorrência de single-event upsets (SEU). As instruções a serem instrumentadas são escolhidas aleatoriamente, permitindo a execução de testes por amostragem. Tal técnica foi utilizada para explorar o impacto de técnicas de computação aproximativa na tolerância a falhas de sistemas de tempo real, onde uma redundância modular tripla seria muito custosa e os requisitos de tempo real impossibilitam a reexecução. Nesse caso, foi trabalhado o uso de duas unidades aproximadas e um votador, que computa a média no caso de duas saídas válidas ou passa a única saída válida em caso de erro de execução em uma das unidades. Dessa forma, é possível reduzir a área e o consumo energético de sistemas que tolerem pequenos erros na saída, enquanto se minimizam os erros críticos. A seguir, outro trabalho explorado foi a utilização dos dados gerados durante a campanha para introduzir redundâncias localizadas, dependendo do nível de criticalidade de cada instrução, reduzindo a área ao evitar triplicar designs inteiros, enquanto ainda assim minimiza o impacto de SEUs em trechos com alto impacto na saída.