



SALÃO DE INICIAÇÃO CIENTÍFICA
XXVIII SIC

paz no plural



Evento	Salão UFRGS 2016: SIC - XXVIII SALÃO DE INICIAÇÃO CIENTÍFICA DA UFRGS
Ano	2016
Local	Campus do Vale - UFRGS
Título	Adaptação de uma Plataforma para Avaliação da Confiabilidade de Sistemas de Comunicação em FPGAs
Autor	EDUARDO NUNES DE SOUZA
Orientador	GABRIEL LUCA NAZAR

Titulo do trabalho: Adaptação de uma Plataforma para Avaliação da Confiabilidade de Sistemas de Comunicação em FPGAs

Nome do autor: Eduardo Nunes de Souza

Nome do orientador: Gabriel Luca Nazar

Instituição de origem: Universidade Federal do Rio Grande do Sul – Instituto de Informática

Os sistemas de comunicação utilizam extensivamente FPGAs (*Field Programmable Gate Array*) que são dispositivos reconfiguráveis que oferecem diversas vantagens, tais como alto desempenho a um baixo custo. Em determinadas condições, esses dispositivos estão sujeitos a uma frequência maior de falhas devido a um maior fluxo de partículas ionizantes (e.g. satélites de comunicação). Para garantir confiabilidade na utilização desses dispositivos, torna-se necessário o emprego de técnicas de tolerância a falhas. Dessa forma, o presente trabalho objetiva adaptar uma plataforma de injeção de falhas em FPGAs para seu uso específico em aplicações de comunicação de dados. Particularmente, a aplicação alvo é o DPI (*Deep Packet Inspection*), que busca monitorar o tráfego de entrada e saída de dispositivos de rede para detectar possíveis atividades maliciosas. De forma geral, o DPI tem como entrada um fluxo de caracteres e como saída uma avaliação de quantos e/ou quais padrões de caracteres foram encontrados nesse fluxo, ou seja, o circuito avaliado faz o reconhecimento de expressões regulares, que é uma tarefa que pode ser bastante eficiente em FPGAs. Em um primeiro momento, foi desenvolvido um sistema que gera autômatos finitos não-determinísticos (RE-NFAs) a partir do sistema desenvolvido por (Yang e Prasanna, 2011). De posse dos autômatos, são gerados lexemas válidos juntamente com caracteres aleatórios, de forma a criar vetores de teste para o DPI. Esses vetores objetivam estimular a operação do circuito como um todo, possibilitando observar os efeitos das falhas na saída do circuito, caracterizando a suscetibilidade do mesmo a tais falhas. O desenvolvimento foi em linguagem C, ambiente UNIX e com o auxílio da ferramenta Flex. Atualmente, está sendo feita a adaptação do sistema de injeção de falhas originalmente criado por (Nazar e Carro, 2012) que foi projetado para rodar em um FPGA Xilinx da família Virtex-5 para um outro FPGA Xilinx da família Kintex-7.

Referências:

Gabriel L. Nazar e Luigi Carro, “Fast Single-FPGA Fault Injection Platform”. IEEE, International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2012.

Yi-Hua E. Yang e Viktor K. Prasanna, “High-Performance and Compact Architecture for Regular Expression Matching on FPGA”. IEEE Trans. Comput., vol. 61, no. 7, pp. 1013-1025, Julho de 2012.