



Evento	Salão UFRGS 2014: SIC - XXVI SALÃO DE INICIAÇÃO CIENTÍFICA DA UFRGS
Ano	2014
Local	Porto Alegre
Título	Sistema em FPGA para compartilhamento de tempo em sintetizadores monofônicos
Autor	ROBERTO OPPERMANN CORDONI
Orientador	MARCELO DE OLIVEIRA JOHANN

XXVI SIC - Salão de Iniciação Científica

O projeto visa implementar em hardware um processo que permite que um sintetizador musical analógico monofônico seja usado de forma polifônica, sendo controlado por MIDI. Sintetizadores analógicos são muito empregados ainda hoje em dia nos melhores estúdios e pelos mais importantes artistas, em decorrência de suas características sonoras inconfundíveis. Grande parte deles são monofônicos, isto é, conseguem tocar apenas uma nota de cada vez, e isso representa tanto uma virtude, como instrumentos "solista", explorando a forma com que transicionam de uma nota para outra, quanto um fator limitante, pelo o alto custo de seus circuitos eletrônicos. Os sintetizadores analógicos atuais possuem controle digital e interface MIDI, podendo ser comandados remotamente por computador. Com esse recurso, é possível construir sistemas que recebam a informação de um acorde (notas simultâneas) e comandem o sintetizador, automatizando a gravação de forma serial e posteriormente somando as trilhas para formar a gravação polifônica.

Para trabalhar com sintetizadores que só tocam uma nota por vez, foi projetado um sistema que ao receber um acorde, toca sucessivamente cada uma das notas presentes nele, usando o mecanismo de *time-sharing*. O sistema proposto apresenta quatro componentes principais: o receptor de mensagens MIDI, a memória de armazenamento de eventos, o contador de tempo para execução de uma nota e o transmissor de mensagens.

O sistema funciona da seguinte maneira: cada evento recebido é primeiramente identificado, e se for referente ao início de uma nota (Note On) ou mudança de algum controlador, é armazenado na memória. Agora, se for um evento de final de nota (Note Off), o evento correspondente à nota que deve ser finalizada é retirado da memória, para não ser mais executado.

Para controlar a execução das notas e aplicar o mecanismo de *time-sharing* foi projetado um escalonador, que executa sequencialmente os eventos presentes na memória. O tempo que cada nota é executada é controlado pelo componente contador de tempo de execução, mencionado anteriormente. Quando o tempo destinado para execução termina, esse componente emite um sinal de interrupção, que é identificado pelo escalonador. O escalonador, então, passa a executar a próxima nota da memória, até receber novamente o sinal de interrupção, e assim sucessivamente. Desse modo, um acorde será tocado nota a nota, como um arpejo, e não mais paralelamente.

A implementação do sistema foi feita em VHDL, usando a ferramenta ISE Design Suite 14.2, e utilizando a placa Basys™2 Spartan-3E FPGA, pois ambos oferecem facilidade ao usuário e suportam as necessidades da aplicação.

O projeto ainda está em fase final de testes, contudo, através de simulações feitas na ferramenta de desenvolvimento e de testes iniciais terminados com sucesso, podemos concluir que o objetivo destinado para a aplicação é alcançável.