Navegação Microeletrônica por Assunto "Portas logicas"
Resultados 1-3 de 3
-
Cell selection to minimize power in high-performance industrial microprocessor designs
(2016) [Tese]This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium ... -
Impacto da variabilidade PVT em somadores construídos com XORs
(2020) [Dissertação]A operação de soma é a mais usada em Unidades Lógicas e Aritméticas (ULA). A ULA é a unidade mais importante no processamento de dados. Em sistemas digitais, é desejado um somador completo com baixo consumo de energia e ... -
MCML gate design methodology ante the tradeoffs between MCML and CMOS applications
(2016) [Dissertação]This work proposes a simulation-based methodology to design MOS Current-Mode Logic (MCML) gates and addresses the tradeoffs of the MCML versus static CMOS circuits. MCML is a design style developed focusing in a high-speed ...