Otimização espaçotemporal da lógica stateful memresistiva explorando as formas padrão de representação de expressões booleanas

Abstract

A indústria de semicondutores vem enfrentando dificuldades crescentes para lidar com desafios tecnológicos e arquiteturais, como o esgotamento da miniaturização CMOS e as limitações de desempenho impostas pelo gargalo de von Neumann. Ao mesmo tempo, esse mercado precisa atender a demandas computacionais cada vez mais exigentes de aplicações em franco desenvolvimento, como inteligência artificial e Internet das Coisas. Essas circunstâncias impulsionaram a realização de pesquisas relacionadas a tecnologias emergentes e a novos paradigmas computacionais. Nesse contexto, dispositivos memresistivos tornaram-se promissores objetos de estudo em ambas as áreas em razão das suas características peculiares. Nesse sentido, a resistência programável e não volátil, a escalabilidade nanométrica e a compatibilidade de fabricação com processos CMOS qualificam esses componentes como promissores candidatos para o desenvolvimento de arquiteturas do tipo computing-in-memory (CIM). Diferentemente do paradigma computacional vigente, essa estrutura permite que um único bloco realize operações lógicas e armazene dados simultaneamente, estabelecendo uma solução oportuna para lidar com a barreira de memória. Esse arranjo não convencional encontra-se em contínua evolução e diversos estudos têm sido conduzidos buscando aprimorar a sua implementação. Nesse contexto, esforços significativos se concentram em torno da lógica stateful, uma técnica na qual as entradas e saídas de um circuito são representadas através de estados memresistivos. Visando contribuir com o estado da arte na área, esta Tese propõe o desenvolvimento de uma nova abordagem para explorar esse conceito, baseando-se na decomposição de expressões Booleanas na forma de soma-de-produtos (SOP) em ciclos computacionais sequenciais. A perspectiva de concepção idealizada estabelece um padrão de aplicação de tensões sobre os memristores ao longo do tempo, a partir do qual qualquer função pode ser computada. A proposta tem uma relação intuitiva com ferramentas de síntese lógica atualmente utilizadas no projeto de sistemas digitais e apresenta potencial para superar outros métodos genéricos existentes na literatura em tempo de execução e utilização de área. A análise experimental de benchmarks conduzida mediante simulações elétricas corrobora a capacidade de suplantar alternativas correlatas nas métricas referidas. Adicionalmente, a Tese apresenta duas medidas para potencializar os resultados dessa abordagem. A primeira delas consiste em derivar uma nova forma de geração das sequências a partir do método original, utilizando expressões na forma produto-de-somas (POS). Assim, pode-se selecionar a representação algébrica mais vantajosa para lidar com as particularidades de uma determinada função Booleana. Adicionalmente, propõe-se a criação de uma dinâmica adaptativa de processamento das sequências, tendo como premissa a drástica abreviação de ciclos redundantes e a conclusão antecipada da execução. A partir da integração dessas contribuições, descreve-se minuciosamente o desenvolvimento de uma arquitetura CIM capaz de realizar lógica stateful programável nas formas SOP e POS em matrizes memresistivas. A análise da computação de diversas funções com diferentes complexidades revela a capacidade desse sistema de reduzir acentuadamente tempo médio de processamento em relação ao tratamento exaustivo amplamente difundido na literatura para esse tipo de aplicação.

The semiconductor industry has been facing increasing difficulties in dealing with technological and architectural challenges, such as the exhaustion of CMOS miniaturization and the performance limitations imposed by the von Neumann bottleneck. At the same time, this market must address the growing computational demands of rapidly evolving applications, such as artificial intelligence and the Internet of Things. These circumstances have boosted research into emerging technologies and new computing paradigms. In this context, memristive devices have become promising objects of study in both areas due to their peculiar features. In this sense, programmable and non-volatile resistance, nanometric scalability, and manufacturing compatibility with CMOS processes qualify these components as promising candidates for developing computing-in-memory (CIM) architectures. Unlike the current computational paradigm, this structure allows a single block to perform logical operations and store data simultaneously, establishing an appropriate solution to address the memory wall issue. This unconventional approach is evolving continually, and many studies have been conducted to improve its implementation. In this context, significant efforts focus on improving stateful logic, a technique that uses memristive states to represent the inputs and outputs of a circuit. This thesis seeks to push the boundaries of current knowledge in this area by proposing a novel method for exploring this concept based on the decomposition of Boolean expressions in sum-of-products (SOP) form into sequential computational cycles. This design perspective establishes a pattern for applying voltages to the memristors over time, from which any function can be computed. The proposal has an intuitive relationship with logic synthesis tools currently used in the design of digital systems, and it has the potential to surpass other generic methods in the literature in execution time and use of area. The experimental analysis of benchmarks conducted through electrical simulations supports the ability to outperform correlated alternatives in the previously mentioned metrics. Additionally, the thesis presents two measures to enhance the results of this approach. The first involves deriving a new method for generating sequences based on the original method, using expressions in the product-of-sums (POS) form. In this way, the most advantageous algebraic representation can be selected to deal with the particularities of a given Boolean function. In addition, an adaptive sequence processing dynamic is proposed based on drastically shortening redundant cycles and anticipating the conclusion of execution. By combining these contributions, the development of a CIM architecture is described in detail. The system designed performs programmable stateful logic in SOP and POS forms on memristive matrices. Analysis of the computation of various functions with different complexities reveals this system's ability to significantly reduce average processing time compared to the exhaustive treatment widely used in the literature for this type of application.