• Design of Steel : a RISC-V Core 

      Calçada, Rafael de Oliveira (2020) [Tesinas de grado]
      Este trabalho apresenta o projeto do Steel, um microprocessador com 3 estágios de pipeline que implementa os conjuntos de instruções RV32I e Zicsr das especificações do RISC-V. A descrição do hardware (em Verilog) está ...
    • Jezz : an effective legalization algorithm for minimum overall displacement 

      Puget, Julia Casarin (2015) [Tesinas de grado]
      Legalization is one of the three stages in which logic gate placement is subdivided in the physical synthesis of an integrated circuit. This stage consists of selecting positions considered to be valid for the logic gates, ...
    • Pattern classification for layout hotspots 

      Oliveira, André Saldanha (2018) [Tesinas de grado]
      The final objective of an integrated circuit design is to produce a layout, that is, a geometrical representation of the circuit where the geometrical shapes correspond to patters that will be formed by layers of metal, ...
    • Roteamento global de circuitos VLSI 

      Monteiro, Eder Matheus Rodrigues (2023) [Tesinas de grado]
      O roteamento global é uma das principais etapas da síntese física de cir cuitos integrados. Ela é responsável por determinar os caminhos que as conexões entre componentes de uma rede terão, e seu resultado é utilizado como ...