Estudo e aplicação de um fluxo de análise de trilha de alimentação

Abstract

Tecnologias sub-100nm têm visto um incremento em questões relativas à confiabilidade e integridade de sinais. O aumento da densidade dos transistores, o aumento da freqüência de operação, a redução das dimensões do chip têm contribuído para o aumento na probabilidade de ocorrência de quedas de tensão e de eletromigração. Quedas de tensão afetam a temporização do circuito podendo causar falhas funcionais. A eletromigração pode provocar defeitos físicos em dispositivos semicondutores. O principal objetivo deste trabalho é o desenvolvimento de um fluxo capaz de analisar e detectar falhas causadas por queda de tensão e eletromigração antes do tape-out. O fluxo criado é inserido em um fluxo de desenvolvimento standard cell utilizado pela indústria. A análise de um projeto ASIC de 90 nm é realizada e os resultados são apresentados.

Sub-100nm CMOS tecnologies have seen an increase in reliability and signal integrity issues. The increase in transistor density, the higher operation frequencies, the reduction of chip dimensions have contributed to the increasing probability of voltage drop and electromigration. Voltage drop affects timing and may cause functional failures. Electromigration can lead to physical failures in semiconductor devices. The main goal of this work is the development of an analysis flow capable of detect electromigration and voltage drop failures before the tape-out. The new flow is integrated into a physical design flow. The analysis of a 90 nm ASIC design is done and results are presented.