Extribo : um extrator hierárquico de circuitos
View/ Open
Date
1989Author
Advisor
Academic level
Master
Type
Subject
Abstract in Portuguese (Brasil)
Este trabalho apresenta um programa que extrai uma descrição elétrica de um circuito integrado a partir da descrição geométrica de suas máscaras. O extrator, além de identificar os transistores e calcular as suas dimensões, também é capaz de avaliar o valor das resistências e capacitâncias parasíticas. A descrição do circuito pode ser hierárquica, com definições e chamadas de símbolos. O resultado da extração é um netlist hierárquico, usando definições e chamadas de subcircuitos. Os resultados ...
Este trabalho apresenta um programa que extrai uma descrição elétrica de um circuito integrado a partir da descrição geométrica de suas máscaras. O extrator, além de identificar os transistores e calcular as suas dimensões, também é capaz de avaliar o valor das resistências e capacitâncias parasíticas. A descrição do circuito pode ser hierárquica, com definições e chamadas de símbolos. O resultado da extração é um netlist hierárquico, usando definições e chamadas de subcircuitos. Os resultados da extração podem ser visualizados no layout do circuito, exibidos em um editor de máscaras, ou desenhados em papel com uma impressora gráfica. ...
Abstract
This work presents a program that extracts an electrical description suitable for simulation from the layout of an integrated circuit. The extractor can identify and evaluate the dimensions of the transistors and can also calculate the parasitic resistances and capacitances. The program takes advantage of the hierarchy in the geometrical description of the circuit, generating an hierarchical netlist. A graphical layout editor allows the user to identify the components extracted. The layout with ...
This work presents a program that extracts an electrical description suitable for simulation from the layout of an integrated circuit. The extractor can identify and evaluate the dimensions of the transistors and can also calculate the parasitic resistances and capacitances. The program takes advantage of the hierarchy in the geometrical description of the circuit, generating an hierarchical netlist. A graphical layout editor allows the user to identify the components extracted. The layout with the extracted data may be hard-copied on paper using a graphic printer. ...
Institution
Universidade Federal do Rio Grande do Sul. Curso de Pós-Graduação em Ciência da Computação.
Collections
-
Exact and Earth Sciences (5129)Computation (1764)
This item is licensed under a Creative Commons License