Single trimming resistorless CMOS sub-bandgap voltage references for high precision applications

Abstract

A voltage reference is a relevant circuit class since its output voltage should generate an accurate reference for many analog, mixed-signal, and digital applications. This type of circuit works based on the mutual compensation of the temperature dependencies of two electrical quantities. Considering that these quantities also depend on the fabrication process, the voltage reference performance is heavily affected by fabrication variability. The reduction or compensation of the variability impact on the reference performance is a considerable design challenge, required to increase its precision and robustness. Hence, this work proposes two sub-bandgap voltage references that are designed to reduce the variability impact on the reference voltage to enhance its precision. A BJT biasing circuit, a self-cascode MOSFET, an unbalanced differential pair and a high-slope PTAT structure were analyzed to understand how to minimize the main error sources, such as fabrication variability and intrinsic non-linearities. From this investigation, a sheet specific current (ISQ) source was implemented for biasing a BJT to reduce the variability of its generated base-emitter voltage. Also, the self-cascode MOSFET and the unbalanced differential pair architectures were chosen to form the proposed voltage references. A single-point trimming strategy was presented to reduce the temperature sensitivity of the circuits. The voltage references topologies are analytically described and the UICM model was used to design the circuits. The circuits are resistorless and were designed in a 180 nm process. Also, the performance of the voltage references were evaluated through post-layout simulation. Then, the proposed sub-bandgap reference with self-cascode MOSFETs (SBSCM) presented a 592 mV reference voltage with a typical temperature coefficient (TC) of 3.6 ppm/°C, while consuming just 40.8 nW under 1.8 V of power supply. The sub-bandgap reference with an unbalanced differential pair (SBDF) resulted in a 607 mV reference voltage with a typical TC of 8.3 ppm/°C and consuming 40 nW under 1.8 V of supply voltage. Monte-Carlo simulations demonstrated the sensitivity of the implemented design to fabrication variability. Considering the variability impact and the trimming scheme, the SBSCM and the SBDF presented an average TC of 6.9 ppm/°C and 11 ppm/°C, respectively. The circuit’s performance presented low power consumption and TC with an accurate output voltage while occupying a small silicon area.

A referência de tensão é uma classe de circuito relevante já que sua tensão de saída deve gerar uma referência precisa para muitas aplicações analógicas, de sinais mistos e digitais. Esse tipo de circuito funciona baseado na compensação mútua de dependências de temperatura de duas grandezas elétricas. Considerando que essas grandezas também dependem do processo de fabricação, o desempenho das referências de tensão são profundamente afetadas pela variabilidade de fabricação. A redução ou compensação do impacto da variabilidade no desempenho da referência é um desafio considerável de projeto, necessário para aumentar sua precisão e robustez. Por isso, esse trabalho propõe duas referências de tensão do tipo sub-bandgap que são projetadas para reduzir o impacto da variabilidade na referência de tensão para aumentar a precisão. Um circuito de polarização de um transistor bipolar, um MOSFET self-cascode, um par diferencial desbalanceado e uma estrutura PTAT high-slope foram analisadas para identificar como minimizar as principais fontes de erros, como a variabilidade de fabricação e não-linearidades intrínsecas. A partir dessa investigação, uma fonte de corrente ISQ foi implementada para alimentar um transistor bipolar e reduzir a variabilidade da tensão de base-emissor gerada. Além disso, as estruturas de MOSFET self-cascode e do par diferencial desbalanceado foram escolhidos para formar as referências de tensão propostas. Uma estratégia de calibração em um único ponto foi apresentada para reduzir a sensibilidade à temperatura do circuito. As topologias de referências de tensão são descrevidas analiticamente e o modelo UICM foi utilizado para projetar o circuito. Os circuitos não possuem resistores e foram projetados em um processo de 180 nm. Além disso, o desempenho dos circuitos é avaliado através de simulações feitas após o layout. Então, a referência sub-bandgap com MOSFET self-cascode (SBSCM) apresentou uma referência de tensão de 592 mV com um coeficiente de temperatura (TC) típico de 3.6 ppm/°C, consumindo 40.8 nW com uma fonte de alimentação de 1.8 V. A referência sub-bandgap com o par diferencial desbalanceado (SBDF) resultou em uma referência de tensão de 607 mV com um TC típico de 8.3 ppm/°C e consumindo 40 nW com 1.8 V de tensão de alimentação. Simulações do tipo Monte Carlo demonstraram a sensibilidade do projeto implementado à variabilidade. Considerando o impacto da variabilidade e a calibração proposta, as referências SBSCM e SBDF apresentaram um TC médio de 6.9 ppm/°C e 11 ppm/°C, respectivamente. O desempenho dos circuitos apresentou um baixo consumo de potência e coeficiente de temperatura com uma tensão de saída precisa, ocupando uma pequena área de silício.