Design of a SAW-Less CMOS discrete-time receiver for bluetooth low energy
Fecha
2016Tutor
Co-director
Nivel académico
Doctorado
Tipo
Otro título
Projeto de um recpetor em tempo discreto CMOS para bluetooth low energy sem filtro externo de seleção de banda
Materia
Abstract
Personal mobile communications and the Internet of Things increased the complexity of radio frequency front-end design, in particular due to the requirements for energy autonomy over long periods, which translates into very hard low-power constraints. Bluetooth Low Energy is a new version of the Bluetooth Standard specified to answer to this recent market need. In the receiver part of the design, discrete-time implementations appear as a new hardly explored possibility to reduce power, benefiti ...
Personal mobile communications and the Internet of Things increased the complexity of radio frequency front-end design, in particular due to the requirements for energy autonomy over long periods, which translates into very hard low-power constraints. Bluetooth Low Energy is a new version of the Bluetooth Standard specified to answer to this recent market need. In the receiver part of the design, discrete-time implementations appear as a new hardly explored possibility to reduce power, benefiting from CMOS technology scaling and adding flexibility to the front-end design. Integration is another important point and traditionally external parts of the design like filters and matching networks, need to be part of the integrated circuit as much as possible. The present work implements a surface acoustic wave (SAW)-less fully discrete-time front-end receiver for Bluetooth Low Energy. The design uses band-pass switched capacitor passive filters recently introduced and a careful choice of sampling rates and anti-aliasing filters to develop a SAW-less ultra low power receiver architecture with state-of-the-art performance. Architectural and block-level strategies associated with a discrete-time design are explained in detail in a top-down approach. The design is implemented in TSMC 28nm Low Power CMOS. Measurement results show a performance of 6.5 dB noise figure including internal matching network and switch, and -19 dBm IIP3 for a power cost of 2.75mW. ...
Resumo
Comunicações móveis e a Internet das Coisas adicionaram complexidade ao projeto de circuitos de rádio frequência, principalmente devidoà necessidade de autonomia de bateria por longos períodos. Em consequência, ocasionando requisitos rígidos de baixa potência. Bluetooth Low Energy é uma nova versão do protocolo Bluetooth destinada a atender esta recente demanda de Mercado. No projeto da parte analógica do receptor, novas técnicas de projeto em tempo discreto aparecem como uma possibilidade de r ...
Comunicações móveis e a Internet das Coisas adicionaram complexidade ao projeto de circuitos de rádio frequência, principalmente devidoà necessidade de autonomia de bateria por longos períodos. Em consequência, ocasionando requisitos rígidos de baixa potência. Bluetooth Low Energy é uma nova versão do protocolo Bluetooth destinada a atender esta recente demanda de Mercado. No projeto da parte analógica do receptor, novas técnicas de projeto em tempo discreto aparecem como uma possibilidade de reduzir o consumo de potência pouco explorada, que se beneficia da modernização das tecnologias CMOS e adiciona flexibilidade ao projeto do receptor. Integração é outro ponto importante e componentes externos ao receptor como filtros e redes de casamento agora necessitam fazer parte do circuito integrado de forma a reduzir os custos. O presente trabalho se insere neste contexto, com o desenvolvimento de um receptor para Bluetooth Low Energy totalmente em tempo discreto e sem filtros externos. O projeto utiliza filtros passa-faixas passivos implementados usando capacitores chaveados e escolha criteriosa de taxas de amostragem e filtros anti-aliasing para implementar uma arquitetura de tempo discreto sem filtros externos de baixíssimo consumo e com desempenho equiparável ao estado da arte em receptores para Bluetooth Low Energy. A arquitetura inovadora e as técnicas adotadas no projeto dos blocos em tempo discreto são apresentadas detalhadamente a partir do nível sistêmico. O projeto foi realizado em tecnologia de 28nm CMOS Low Power. Resultados de medida mostram que o receptor apresenta 6.5 dB de figura de ruído com rede de casamento e chaveamento integrado, e -19 dBm de IIP3 com um consumo total de 2.75 mW. ...
Institución
Universidade Federal do Rio Grande do Sul. Instituto de Informática. Programa de Pós-Graduação em Microeletrônica.
Colecciones
-
Ingeniería (7412)Microelectrónica (208)
Este ítem está licenciado en la Creative Commons License