Design of continuous-time sigma-delta modulators with inverter-based amplifiers for sub-1V applications

Abstract

Analog-to-digital converters (ADCs) are essential building blocks in applications ranging from electronic instrumentation to modern communication systems and devices for Internet-of-Things (IoT). These applications demand power-efficient and reliable circuits to extend battery life, and low-voltage operation capability to allow energy harvesting operated devices. One of the most suitable ADC topologies for low-voltage and low-power applications is the Sigma-Delta (SD) ADC, whose design bottleneck is the loop-filter low-voltage operational transconductance amplifiers (OTAs). This thesis presents the development of sub-1V continuous-time sigma-delta modulators (CT-SDMs) with inverterbased amplifiers. The state of the art of CT-SDMs with inverter-based amplifiers has been delimited, and two low-voltage CT-SDMs prototypes have been designed and experimentally characterized. The first prototype is a 0.6-V third-order single-bit CT-SDM with a single-amplifier resonator in the loop filter and a low-power structure to implement the feed forward coefficients and quantization to increase power efficiency. The proposed single-stage inverter-based OTA topology has a negative conductance cell for DC gain enhancement and uses an on-chip bulk-bias technique to control the output common-mode voltage and to mitigate PVT variations. A compensation technique to mitigate the effects of amplifier’s finite DC gain in the resonator transfer function is presented enabling the use of low-gain amplifiers (≤ 40 dB). The proposed modulator was fabricated in a 130- nm triple-well CMOS process with an active area of 0.232 mm2 and presented a peak SNR/SNDR of 69.04/59.43 dB and a DR of 74.2 dB for a 100-kHz signal bandwidth while consuming 89.50 μW. The second prototype is a power-efficient third-order CTSDM with three loop-filter integrators and a passive RC path to assist the first integrator amplifier. The proposed modulator was fabricated in a 180-nm CMOS process with an active area of 0.36 mm2. The modulator loop filter operates with a supply voltage as low as 0.45 V while the digital circuitry operates at 0.6 V. The modulator power consumption is 28.72 μW. For a 50-kHz signal bandwidth, the measured peak SNR/SNDR is 71.24/70.64 dB and the achieved DR is 78.3 dB, leading to a Schreier figure-of-merit of 170.70 dB.

Conversores analógico-digitais (ADCs) são essenciais em aplicações que vão desde instrumentação eletrônica a modernos sistemas de comunicação e dispositivos para Internet das Coisas (IoT). Essas aplicações exigem circuitos confiáveis e com baixo consumo de energia para prolongar a duração da bateria, e capacidade de operação em baixa tensão para permitir dispositivos acionados por colheita de energia. Uma das topologias de ADCs mais adequadas para aplicações de baixa tensão e baixo consumo de energia é o ADC Sigma-Delta, cujo principal desafio de projeto são os amplificadores operacionais de transcondutância (OTAs) de baixa tensão empregados no filtro de laço do modulador. Esta tese apresenta o desenvolvimento de moduladores sigma-delta em tempo contínuo (SDMs-CT) com amplificadores baseados em inversores CMOS para aplicações sub-1V. O estado da arte de SDMs-CT com amplificadores baseados em inversores foi delimitado, e dois protótipos de SDMs-CT de baixa tensão foram projetados e caracterizados experimentalmente. O primeiro protótipo é um SDM-CT com tensão de alimentação de 0,6 V que utiliza no filtro de laço um ressonador projetado com apenas um OTA, e adota uma estrutura de baixa potência para implementar os coeficientes em avanço e quantização. O OTA baseado em inversores CMOS utilizado é de um estágio e utiliza uma célula de condutância negativa para aumento de ganho DC. O controle da tensão de modo comum de saída e a mitigação dos efeitos devido a variações de processo, tensão e temperatura (PVT) é efetuada por uma técnica de polarização do terminal de corpo dos transistores dos inversores. Uma técnica para mitigar os efeitos do ganho DC finito do amplificador na função de transferência do ressonador também é apresentada, permitindo o uso de amplificadores de baixo ganho (≤ 40 dB). O modulador proposto foi fabricado em tecnologia CMOS de 130 nm com uma área ativa de 0,232 mm2 e apresentou SNR/SNDR de pico de 69,04/59,43 dB e um DR de 74,2 dB para sinais de até 100 kHz, enquanto o consumo de energia é de 89,50 μW. O segundo protótipo é um SDM-CT de terceira ordem, com três integradores no filtro de laço, e uma rede RC para auxiliar o amplificador do primeiro integrador. O OTA baseado em inversor proposto utiliza um espelho de corrente baseado na tensão de corpo do transistor para fornecer seu ponto de operação e reduzir as variações do produto ganho-faixa (GBW). O modulador proposto foi fabricado em tecnologia CMOS de 180 nm com uma área ativa de 0.36 mm2. O filtro de laço modulador opera com uma tensão de alimentação de 0,45 V, enquanto o circuito digital opera com tensão de 0,6 V. O consumo de energia é do modulador é 28,72 μW. Para uma largura de banda de sinal de 50 kHz, o SNR/SNDR de pico é 71,24/70,64 dB e o DR obtido é de 78,3 dB, proporcionando uma figura de mérito de Schreier de 170,70 dB.