Análise de viabilidade de uma nova topologia para conversores A/D do tipo SAR

Abstract

Os conversores analógicos-digitais por aproximações sucessivas (SAR ADC) do tipo redistribuição de carga são amplamente utilizados em diversas aplicações, principalmente nas que exigem um baixo consumo de área e energia. De forma a tentar melhorar a aplicação destes conversores, se faz necessário o estudo e desenvolvimento de novas tecnologias e topologias. Este trabalho apresenta o desenvolvimento, simulação e análise de viabilidade de uma nova topologia para um conversor analógico-digital por aproximações sucessivas. Esta topologia visa reduzir a área ocupada pelo banco de capacitores quando comparada à do conversor convencional. Através da utilização da parte analógica de um conversor SAR de 1 bit, realiza-se a conversão e após cada comparação, ajusta-se a tensão residual. Para o ajuste da tensão utiliza-se um dobrador de tensão com capacitores de mesmo tamanho da capacitância unitária do circuito do conversor. Após o ajuste da tensão residual a mesma realimenta o circuito inicial para realizar a conversão do próximo bit.

Successive Approximation Register (SAR) Analog to Digital Converters (ADCs) based on charge redistribution are widely used in a variety of applications, especially those requiring low power and low area consumption. In order to improve the application of these converters, it is necessary to study and develop new technologies and topologies. This work presents the development, simulation and feasibility analysis of a new topology for a successive approximation analog-to-digital converter. This topology aims to reduce the capacitor bank area when compared to the conventional converter. By using the analog part of a 1-bit SAR converter, the conversion is performed and after each comparison, the residual voltage is adjusted. To adjust the voltage, a voltage doubler with capacitors of the same size as the unit capacitance of the converter circuit is used. After adjusting the residual voltage, it will feedback the initial circuit to convert the next bit.