Pattern classification for layout hotspots

Abstract

The final objective of an integrated circuit design is to produce a layout, that is, a geometrical representation of the circuit where the geometrical shapes correspond to patters that will be formed by layers of metal, oxide, and semiconductors. These patterns are essentially descriptions that will be used to print the circuit through chemical, thermal and photographic processes. To ensure the layout can be used to print the circuit with no defects, it is necessary to run design rules check. This verification searches for patterns that violate design rules, which makes it impossible to guarantee defect-free printing. However, some layout patterns may present printability problems even when design rules are respected. To solve this problem, physical verification flows are applied to the layout with the objective of detecting and treating such patterns. The sheer number of these layout printability hotspots and the fact that they are sometimes similar to each other suggests that the physical verification flow can be sped up by clustering together similar patterns. In this work, we address the problem of complex shape partitioning, incorporating an algorithm with complexity O(n5=2) into the layout hotspot clustering flow, which allows for clustering of hotspots in benchmarks with complex polygons. Furthermore, a study of the viability of a machine learning flow for incremental clustering is conducted, covering the choice of features and analysis of candidate models.

O objetivo final do fluxo de projeto de um circuito é produzir um leiaute, uma representação geométrica do circuito, onde as formas geométricas correspondem aos padrões que serão formados por camadas de metal, óxido e semicondutores. Esses padrões são essencialmente descrições que serão usadas para imprimir o circuito através de processos químicos, térmicos e fotográficos. Para garantir que o leiaute possa ser usado para impressão de um circuito integrado sem defeitos, é necessário executar verificações de regras de projeto. Essa verificação encontra padrões que violam regras que inviabilizariam a garantia de impressão sem defeitos. Porém, alguns padrões do leiaute podem apresentar problemas na impressão mesmo quando a checagem das regras de projeto não encontra erros. Para solucionar esse problema, fluxos de verificação física são aplicados no leiaute com o objetivo de detectar e tratar tais padrões. A grande quantidade de regiões com problemas de impressão e a similaridade entre elas sugere que o fluxo de verificação física pode ser acelerado ao se agrupar padrões similares. Neste trabalho, o problema de particionamento de polígonos complexos é abordado, e um algoritmo de particionamento de complexidade O(n5=2) é incorporado ao fluxo de classificação e agrupamento de regiões de interesse, permitindo que casos de teste com polígonos complexos tenham suas regiões de interesse agrupadas. Além disso, um estudo sobre a viabilidade de um fluxo de aprendizado de máquina é conduzido, cobrindo a escolha de atributos e a análise de diferentes modelos candidatos.