Rompendo a barreira de performance em processadores superescalares através de lógica reconfigurável

Thumbnail
Ver
Fecha
2014
Autor
Tutor
Tipo
URI
http://hdl.handle.net/10183/112965
Evento
Salão de Iniciação Científica (26. : 2014 out. 20-24 : UFRGS, Porto Alegre, RS).
Tipo de presentación
Apresentação oral
Grande Área
Ciencias Exactas y de la Tierra
Sesión
Engenharia de software e programação paralela e distribuída
Tema
Processamento paralelo e distribuído
Colecciones
 
   

Este ítem está licenciado en la Creative Commons License