Rompendo a barreira de performance em processadores superescalares através de lógica reconfigurável
![Thumbnail](/bitstream/handle/10183/112965/Resumo_35478.pdf.jpg?sequence=5&isAllowed=y)
Date
2014Author
Event
Salão de Iniciação Científica (26. : 2014 out. 20-24 : UFRGS, Porto Alegre, RS).
Presentation type
Apresentação oralKnowledge area
Exact and earth sciences
Session
Engenharia de software e programação paralela e distribuída
Theme
Processamento paralelo e distribuído
Collections
-
Exact and Earth Sciences (318)
This item is licensed under a Creative Commons License
![](/themes/Mirage2Novo//images/lume/cc.png)