Now showing items 1-2 of 2

    • An estimation method for gate delay variability in nanometer CMOS technology 

      Silva, Digeorgia Natalie da (2010) [Thesis]
      No regime em nanoescala da tecnologia VLSI, o desempenho dos circuitos é cada vez mais afetado pelos fenômenos de variabilidade, tais como variações de parâmetros de processo, ruído da fonte de alimentação, ruído de ...
    • Minimizing transistor count in transistor networks 

      Conceição, Calebe Micael de Oliveira (2020) [Thesis]
      The evolution of the Integrated Circuits Technology demands optimization of IC design. Nowadays, many circuits use much more transistors than necessary as a broad set of ASICs use a library of pre-designed cells. The small ...