

RELATÓRIO FINAL DO PROJETO PADCT/SINST:

DESENVOLVIMENTO DE UM SISTEMA DE EXTRAÇÃO DE PARÂMETROS ATRAVÉS DE MEDIDAS EM DISPOSITIVOS SEMICONDUTORES INTEGRADOS, CONTROLADAS POR MICROCOMPUTADOR

Número do Processo: 701.148/86

Categoria do Produto: Instrumentação para medida de grandezas elétricas

Edital: 01/86 - PADCT

Valor do Financiamento: 2.220,00 OTN

Agência financiadora: CNPq/PADCT (recursos do BIRD)

Data de início: 26/02/88

Data de conclusão: 26/02/89

RESPONSÁVEL: PROF. DR. PAULO MARTINS ENGEL

INSTITUIÇÃO: CURSO DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
Av. Osvaldo Aranha, 99 Porto Alegre RS
Tel.: 0512 281633 Ramal 3249
Fax: 0512 244164



RESUMO

Neste projeto desenvolveu-se um sistema automático para aquisição de medidas do tipo Capacitância-Tensão (C-V) que integra uma estação de extração de parâmetros, em desenvolvimento no Grupo de Microeletrônica do CPGCC da UFRGS. Este sistema consta de um módulo microcontrolador, de uma interface GPIB, módulos de conversão D/A e A/D, e unidades de estímulo e medidas C-V. A montagem destes módulos, juntamente com o desenvolvimento do software básico para operação do sistema, deu origem a um primeiro protótipo que serviu de meio para o teste prático do sistema. Como continuação deste trabalho planeja-se desenvolver um conjunto de programas para o controle automático das medidas e tratamento automatizado dos dados, permitindo a extração de importantes parâmetros para a caracterização de dispositivos semicondutores, em especial do tipo MOS (Metal-Óxido-Semicondutor).

ABSTRACT

In this project we have developed an automatic C-V measurement data acquisition system, which is part of a parametric testing system for semiconductor devices under development at CPGCC/UFRGS - Microelectronics Group. This system consists of a microcontroller module, GPIB interface, A/D and D/A conversion boards and stimuli and measurement units. For the test of this system we have built a first prototype. To continue this work we plan to develop a set of CAD tools, which will control all the steps of the C-V measurement, and automatically fit the measured data which theoretical curves. From this process it is possible to extract important device parameters.

1. DESCRIÇÃO DO PROJETO

O chamado "Projeto Estação" tem como objetivo desenvolver-se um sistema automático de medidas em dispositivos semicondutores, controlado por PC, para servir de realimentação aos projetistas de CI's, que desejem depurar os seus circuitos, ou determinarem eles próprios os parâmetros dos dispositivos utilizados nos seus projetos.

Pela grande extensão do trabalho proposto, particionou-se este projeto em dois, que originaram os projetos do PADCT/SINST de números 701.148/86, aqui descrito, e o de número 701.151/86, de responsabilidade do Prof. Sérgio Bampi, igualmente pesquisador do Grupo de Microeletrônica do CPGCC da UFRGS.

Os dois projetos utilizam alguns módulos comuns, como os módulos microcontrolador, de interface GPIB e de conversores D/A e A/D, mas distinguem-se quanto ao tipo de medida efetuada. O projeto aqui descrito faz a aquisição de medidas do tipo Capacitância-Tensão (C-V), enquanto que o outro projeto

desenvolve um sistema de medidas do tipo Corrente-Tensão (I-V). A figura 1 apresenta uma representação em blocos da estação paramétrica.

O sistema de aquisição de medidas é controlado por um PC (Controlador) que faz a interface entre o usuário do sistema e os instrumentos de medida. A comunicação entre o controlador e os instrumentos é feita através de uma interface padrão IEEE488 (GPIB). O fato de utilizar-se uma interface padrão possibilita a expansão deste sistema, bastando para isso agregar-se outros instrumentos que dispõem desta interface.




Fig.1: Estação de Testes e Medidas.

Os instrumentos para efetuar-se as medidas são controlados por um módulo microcontrolador. Este módulo (placa MCU) controla as atividades da interface e gerencia de forma inteligente as funções das unidades de estímulo e medidas (módulos C-V, I-V, etc.) Este módulo está baseado no microcontrolador 8031 da Intel e possui facilidades de RAM/ROM e interface padrão IEEE488.

O módulo de conversão A/D e D/A possui 4 canais simultâneos de estímulo (D/A) e dois canais simultâneos de aquisição de dados (A/D) de 12 bits. Tal configuração serve tanto para a medida C-V como para a medida I-V.

O módulo C-V destina-se ao levantamento das curvas C-V de dispositivos MOS. Pela técnica de medida utilizada, "Retificação Síncrona", este módulo é capaz de efetuar simultaneamente a medida de Condutância-Tensão (G-V) do dispositivo.

O módulo I-V é composto por 4 unidades de estímulo e medida e está descrito em outros relatórios (ver relatórios referentes ao projeto 701.151/86).

2. MÓDULO C-V

Um dispositivo MOS apresenta um circuito equivalente do seu comportamento dinâmico entre porta e substrato do tipo capacitor em paralelo com uma condutância. Polarizando adequadamente estes dois terminais é possível levantar-se as curvas características de Capacitância versus Tensão (curva C-V) e de Condutância versus Tensão (curva G-V). A figura 2 representa o circuito equivalente e as curvas mencionadas.




Fig. 2 a) Circuito equivalente de um dispositivo MOS. b) Curva C-V. c) Curva G-V

O método que permite a aquisição das curvas C-V e G-V a partir de apenas uma medição AC é a chamada Retificação Síncrona.

Este método está baseado na aplicação de uma tensão senoidal V_s e no monitoramento da corrente total de saída I_t . Esta corrente terá duas componentes, uma em fase com V_s (I_{cond}) e a outra defasada de 90° de V_s (I_{cap}). Chaveando e integrando I_t de 0° a 180° em relação a V_s obteremos um sinal que será proporcional a I_{cond} . Realizando o mesmo procedimento de 90° a 270° obteremos um outro sinal proporcional a I_{cap} .

Para a implementação deste método são necessários tres blocos. A figura 3 representa o diagrama esquemático para a retificação síncrona.




Fig. 3: Diagrama esquemático para retificação síncrona.

Neste diagrama, o Gerador de Ondas (GO) gera sincronamente o sinal AC de baixa amplitude (50mV) e os pulsos de chaveamento de 0° e 90° , bem como adiciona a componente DC vinda do conversor DA ao sinal AC acima citado.

O Amplificador (A) recebe o sinal na saída do "Dispositivo Sob Teste" (DST), isola a sua parte DC da parte AC, converte o sinal de corrente para tensão e amplifica o sinal resultante.

O Separador G-C (SGC) separa a parte capacitiva da condutiva, enviando ao conversor AD dois sinais, um proporcional à capacitância e o outro à condutância do dispositivo sob teste.

Cada um destes blocos componentes do módulo C-V se compõe de sub-blocos que realizam diferentes tarefas. A seguir apresentaremos estes blocos com maior detalhe.

3. DESCRIÇÃO DOS BLOCOS COMPONENTES DO MÓDULO C-V

3.1 Gerador de Ondas:

A figura 4 apresenta o diagrama dos blocos que compõe o Gerador de Ondas.




Fig.4: Diagrama em blocos do Gerador de Ondas.

Nesta figura, o Gerador de Referência (GR) gera quatro ondas quadradas sendo que uma irá se transformar em senóide, dando origem à tensão de referência V_s , e as outras estarão defasadas de V_s respectivamente de: 180° , 90° e 270° e serão utilizadas para chavear o sinal de saída (a resposta) do DST.

O Gerador de Sinal (GS) transforma as ondas quadradas do GR em uma senóide pura. No item 4 apresentaremos o circuito que implementa esta função.

O Controle Automático de Ganho (CAG) atua de maneira a manter a amplitude de V_S constante.

O Misturador (M_S) reduz a amplitude do sinal V_S e o mistura com o sinal proveniente do conversor DA.

3.2 Amplificador:

A figura 5 apresenta o diagrama em blocos do Amplificador.




Fig.5: Diagrama em blocos do Amplificador.

Nesta figura, o bloco I/V representa o conversor de corrente (I_t) para tensão (V_S). Este bloco realiza também o desacoplamento dos sinais DC e AC.

O Amplificador 1 (A1) simplesmente amplifica o nível do sinal V_S .

O bloco de Correção de Fase (CF) corrige os defasamentos sofridos pelo sinal, ao longo do circuito.

O Buffer serve de driver para o estágio seguinte.

3.3 Separador G-C (SGC):

Na figura 6 encontram-se os blocos relativos ao chaveamento do sinal. Deve-se ressaltar que o sistema necessita de dois destes blocos, pois um será para o chaveamento a 0° , correspondente a componente condutiva e o outro realizará o chaveamento a 90° , para a aquisição da componente capacitiva.




Fig.6: Diagrama em blocos do Separador G/C (SGC).

O bloco relativo ao chaveamento (CH) amostra o sinal V_S advindo do bloco Amplificador (A), somente nos intervalos de tempo

apropriados.

O bloco de integração (Int) integra o sinal chaveado, obtendo-se assim um valor médio proporcional à resposta do DST.

O Buffer serve apenas de driver de saída.

A seguir serão apresentados os circuitos que implementam os diversos blocos acima descritos.

4. IMPLEMENTAÇÃO DOS BLOCOS COMPONENTES

Neste item apresentamos os circuitos eletrônicos que implementam os blocos descritos no item 3.

4.1 Gerador de Ondas:

O circuito gerador de sinais deve possuir as seguintes características:

- Deve ter alta relação sinal/ruído, tanto na geração quanto na captação do sinal.

- As ondas quadradas devem ter baixíssimos tempos de subida (t_{su}) e de descida (t_{de}).

- A saída deste bloco deve enviar para o DST um sinal que é a soma da parcela vinda do conversor DA com a senóide gerada internamente.

- A senóide deve ter alta estabilidade, tanto em amplitude como em frequência, e tem que estar em fase com a onda quadrada que a gerou.

- A sua saída deve comportar-se como uma fonte de tensão de baixa impedância de saída, sem tensão de off-set.

- Para uma precisa aquisição das curvas características, a amplitude da senóide deve ser menor que 50 mV e a sua frequência deve ser elevada (adotou-se 1 MHz).

Para satisfazer todas estas condições projetou-se os seguintes circuitos:

4.1.1 Gerador de Referência:

Para a geração das ondas quadradas defasadas de 90° entre si, usou-se um divisor de frequência com frequência de relógio 8 vezes superior à frequência de trabalho do sistema (1MHz). Com a divisão por 8, obteve-se quatro ondas quadradas defasadas de 90° entre si. Para que os tempos de subida e de descida fossem baixos, escolheu-se componentes da família TTL-LS. A figura 7 apresenta este circuito, juntamente com as formas de onda resultantes.




Fig.7a: Circuito básico para o Gerador de Referência.




Fig.7b: Formas de onda do Gerador de Referência.

Para a geração do clock de 8Mhz utilizou-se o oscilador a cristal mostrado na figura 8, o qual possui alta estabilidade de oscilação. O sinal que irá gerar a senóide para o DST pode ser qualquer uma das ondas quadradas geradas neste bloco.




Fig.8: Circuito de geração do sinal de clock.

4.1.2 Gerador de Sinal:

Para obtermos a senóide a partir de uma onda quadrada, utilizamos um filtro ativo a base de um transistor com controle de ganho e de um circuito tanque, sintonizado em 1MHz.

A figura 9 mostra tal circuito.




Fig.9: Circuito do Gerador de Sinal.

4.1.3 Circuito de Correção de Fase:

O circuito da figura 10 representa um filtro passa-tudo ativo. Tal circuito será responsável pela correção de fase da senóide.




Fig. 10: Circuito de Correção de Fase.

4.1.4 Controle Automático de Ganho:

Inicialmente o sinal proveniente do Gerador de Sinal é retificado e integrado pelo circuito apresentado na figura 11.




Fig. 11: Retificação e integração no CAG.

Esta tensão é então comparada com uma tensão de referência e a diferença é amplificada. Isto é feito por um estágio usando um amplificador operacional e um regulador de tensão 7805, conforme apresentado na figura 12.




Fig. 12: Comparador e amplificador de erro do CAG.

Para interligarmos o estágio do GS com o CAG utilizamos um acoplador óptico (4N25). A figura 13 mostra este circuito.




Fig. 13: Acoplador entre CAG e GS.

4.1.5 Misturador:

Para implementarmos o bloco Misturador utilizamos um amplificador operacional na configuração somadora por possuir alta estabilidade de sinal e características de fonte de tensão. Além disso, esta configuração permite o ajuste para zerar a tensão de off-set. A figura 14 mostra este circuito.




Fig. 14: Circuito base do Misturador.

4.2 Amplificador:

O circuito amplificador deve possuir as seguintes características:

- Alta relação sinal/ruído;
- Alta amplificação sem distorção do sinal;
- Alta rejeição de frequências diferentes de 1 MHz;
- Correção de fase;
- Alta estabilidade de ganho;
- Saída deve ser de baixa impedância;
- Deve possuir opções para mudança de ganho.

Para satisfazer-se tais características implementou-se os seguintes circuitos:

4.2.1 Bloco I/V:

Usou-se um amplificador operacional na configuração de conversor I/V, com circuito tanque em 1 MHz e simulação de terra virtual na entrada. A figura 15 mostra tal circuito.




Fig. 15: Circuito base do bloco I/V.

4.2.2 Amplificador 1 (A1):

Após o desacoplamento capacitivo foi colocado um estágio de amplificação com alto ganho e de larga banda de passagem. Este estágio permite também uma variação de ganho. Para isto usou-se o amplificador de vídeo LM733 na configuração mostrada na figura 16.




Fig. 16: Circuito base do Amplificador 1.

4.2.3 Correção de Fase:

Foi usado o mesmo passa-tudo do bloco GS para correção de fase.

4.2.4 Buffer:

Empregou-se um amplificador operacional para dar características de fonte de tensão sem distorção na saída:




Fig. 17: Buffer do bloco Amplificador.

4.3 Separador G/C:

Esta é uma parte bastante crítica do circuito tendo em vista suas características:

- Alta relação sinal/ruído;
- Alta velocidade de chaveamento;
- Sincronização dos sinais;
- Saída com baixa impedância;
- Saída sem tensão de off-set.

Para satisfazer tais requisitos, optou-se pelas seguintes soluções:

4.3.1 Chaveamento:

Foram usados aqui transistores de chaveamento ultra-rápidos BST70:




Fig. 18: Circuito de chaveamento.

4.3.2 Integrador:

Foi usado um conversor I/V com características integradoras num primeiro estágio e seguido por um novo integrador passivo para garantir a estabilidade do sinal:




Fig. 19: Estágio integrador do bloco Separador G/C.

4.3.3 Buffer:

Foi usado um amplificador operacional com controle de tensão de off-set:




Fig. 20: Buffer do bloco Separador G/C.

5. PROBLEMAS E SOLUÇÕES ENCONTRADOS

A seguir apresentamos os principais problemas enfrentados durante o decorrer do projeto:

5.1 Velocidade:

Por ser um circuito que trabalha com frequência alta, foi necessário usar os seguintes componentes:

- OPs LM 356, LM 357, LM 318, todos possuem larga banda de passagem;
- Transistor de chaveamento BST 70, de alta velocidade;
- Família lógica TTL - S.

5.2 Ruídos:

Em todos os circuitos houve problemas com ruídos, principalmente onde a amplitude do sinal era baixa. Para solucionar tal problema foram empregadas as seguintes técnicas de montagem:

- terra em estrela;
- plano terra;
- ligações curtas entre componentes;
- entrada e saída para o DST através de cabos blindados;
- todo o bloco do Gerador de Referência foi blindado devido a alta injeção de ruídos nos outros circuitos;
- todos os OPs tiveram suas alimentações acopladas via filtros;
- foram inseridos vários polos nos OPs.

6. ESTADO ATUAL

Após todos os blocos terem sido montados e testados individualmente, passamos para a montagem de um protótipo em placas definitivas. O sistema descrito neste relatório foi montado e submetido a testes de funcionamento e calibração. O software de controle e comunicação escrito em Assembler 8031, encontra-se incompleto, e o sistema tem sido submetido a testes manuais.

Devido ao encerramento das verbas relativas a este projeto, as últimas etapas de montagem, calibração, teste e desenvolvimento de software foram bastante prejudicadas. Atualmente dispõe-se de apenas um bolsista de iniciação científica que dá prosseguimento às tarefas restantes.

Apesar destas dificuldades, os testes até agora realizados demonstram que o sistema projetado tem um bom desempenho na aquisição das curvas C-V e G-V.

7. CONCLUSÕES E PERSPECTIVAS FUTURAS

Este projeto serviu de embrião para a formação de recursos humanos importantes na área de instrumentação. Apesar das dificuldades financeiras que o projeto sofreu, foi possível desenvolver-se um primeiro protótipo, que demonstrou a funcionalidade das soluções aqui adotadas.

Devido a estes resultados promissores, espera-se dar início a uma segunda fase deste projeto, visando o desenvolvimento de um segundo protótipo que apresente aprimoramentos em relação ao atual, principalmente no que diz respeito ao controle automático das funções de aquisição de curvas características e de tratamento automatizado dos dados medidos.

8. REFERÊNCIAS E BIBLIOGRAFIA UTILIZADA DURANTE ESTE PROJETO

[BAM87] BAMPI, S. "Métodos de Medidas e Extração de Parâmetros Elétricos para Dispositivos MOSFET VLSI". In: VII Congresso da Sociedade Brasileira de Computação. Salvador, 1987. Anais, SBC, p. 60-71.

[ENG88] ENGEL, P.M. & Fabris, E.E. "Sistema de Extração de Parâmetros através de medidas em dispositivos semicondutores integrados, controladas por microcomputador: Módulo C-V e microprovador analítico". In: 3. Seminário do PADCT/SINST do 3. CONAI. São Paulo, 1988. Anais.

[LAM81] LAMBOT, J.P. et alii. "Microprocessor-Controlled Acquisition System for the Determination of MOS Transistor Parameters". IEEE Trans. on Instrumentation and Measurement, IM-30 (2): p. 124-128, Junho 1981.

[MAE82] MAEDA, K. et alii. "Intelligent Instrument Steamlines and Semiconductor Parameter Measurements". Hewlett-Packard Journal, vol. 33: p. 3-15, Outubro 1982.

Referências Adicionais:

[ANA82] Data-acquisition Databook. Analog Dev. Inc., 1982, vol I.

[INT84] 8051 User's Manual. Santa Clara, Intel Corp., 1984.

[MOT86] Motorola Fast and LS TTL databook. Motorola Inc., 1986.

[NAT82] Linear Databook. National Semiconductor Corp., 1982.

PROJETO SINIST/PADCT:

DESENVOLVIMENTO DE UM SISTEMA DE EXTRAÇÃO DE PARAMETROS ATRAVÉS DE MEDIDAS EM DISPOSITIVOS SEMICONDUTORES INTEGRADOS, CONTROLADAS POR MICROCOMPUTADOR

Número do Processo: 701.148/86

Categoria do Produto: Instrumentação para medida de grandezas elétricas

Edital: 01/86 - PADCT

Valor do Financiamento: 2.220,00 OTN

Agência financiadora: CNPq/PADCT (recursos do BIRD)

Data de início: 26/02/88

Data de conclusão: 26/02/89

RESPONSÁVEL: PROF. DR. PAULO MARTINS ENGEL

INSTITUIÇÃO: CURSO DE PÓS-GRADUAÇÃO EM CIENCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
Av. Osvaldo Aranha, 99 Porto Alegre RS
Tel.: 0512 281633 Ramal 3249
Fax: 0512 244164

OBJETIVOS:

Este projeto que foi desenvolvido em conjunto com o projeto de número 701.151/86, tem como objetivo desenvolver um sistema automático que possibilite caracterizar-se eletricamente dispositivos integrados, do tipo MOS (Metal-Óxido-Semicondutor). No projeto aqui tratado desenvolveu-se e implementou-se um protótipo capaz de efetuar medidas do tipo Capacitância-Tensão (C-V) em dispositivos MOS. No projeto 701.151/86 foi desenvolvida instrumentação para a medida do tipo Corrente-Tensão (I-V) dos dispositivos MOS. Ambos projetos se preocuparam em desenvolver uma série de programas de apoio, aqui chamados de "ambiente de medida", que visam tornar o processo de medida e o tratamento dos dados o mais automático possível.

RESULTADOS OBTIDOS:

Apesar das dificuldades financeiras que o projeto sofreu, foi possível desenvolver um primeiro protótipo que inclui toda a instrumentação necessária para a realização das medidas pretendidas. Os programas de apoio que permitiriam o manuseio automático desta estação de medida foram implementados apenas parcialmente. O protótipo desenvolvido permite efetuar-se as medidas I-V e C-V de forma automatizada, e dispõe de programas que podem fazer ajustes automáticos de curvas, permitindo a extração de parâmetros importantes dos dispositivos estudados.

PERSPECTIVAS FUTURAS:

O sucesso deste primeiro protótipo tem nos servido de estímulo para o desenvolvimento de uma versão mais completa e automática que poderia ser eventualmente transferida para o setor produtivo.